平時的設(shè)計過程中，新手對于各種的physical only的cell表示非常的不理解，這些又不在網(wǎng)表中，那么他們存在的意義是啥，可以不加么，加的時候又要注意些什么，今天就和大家介紹一下，這些單元他到底有著怎樣的作用和要求。

1

Well Tap Cells

一般來說庫單元通常會自帶well tap，那么n-well就會連接到VDD， substrate就會連接到GND

但是，我們并不需要每個單元都有這樣的結(jié)構(gòu)，其實我們對于一個NWELL(也就是說一行)我們僅需要一個連接到VDD，同理substrate也是，如果說我們把這些去掉的話，那么我們就會省下來巨大的面積。所以就會有 “tap-less” libraries，但是由于僅有一個tap會由于NWEL和substrate的阻值而導(dǎo)致latch-up的出現(xiàn)，故而我們會在一定距離內(nèi)添加well tap單元來避免latch-up效應(yīng)，

2

Decap cells

decap cell全稱Decoupling Capacitor (解耦電容)。在CMOS電路運行過程中，信號的不斷變化可能會導(dǎo)致電源電壓的不穩(wěn)定。這可以視為穩(wěn)定的直流電壓(DC)上加了一個交流(AC)干擾電壓。如果在電源的Power和Ground之間接入一個適當(dāng)大小的capacitor，利用capacitor的通交流阻直流的特性，可以平緩電源電壓的波動。它自身沒有邏輯功能。Decap Cell通常放置在row的兩端，或者h(yuǎn)ard macro的附近。

3

Endcap cells

添加endcap cell主要是為了避免或者是緩和PSE，OSE所造成的影響，意思就是不能讓poly和OD周圍太空曠，不對稱，密度太低。主要是從DFM上考慮的。按理說所有core區(qū)域的macro 都要包一圈endcap的，以保護其他周圍區(qū)域的stdcell的 性能。

王先生說

介紹了這些physical only的單元之后，相信大家對于這些單元應(yīng)該有了一個大致的了解了，同時，這里也在延伸一下，那就是關(guān)于設(shè)計中的單元的問題。一般來說，后端place實現(xiàn)的過程其實就是對于網(wǎng)表中的標(biāo)準(zhǔn)單元的進(jìn)行擺放的一個過程,這里的單元有很多需要我們我們自己去規(guī)劃，有像時序緊張的觸發(fā)器需要提前去預(yù)擺、一些宏單元需要我們在floorplan階段去根據(jù)飛線去先確定他們的位置等等。后續(xù)的話，工具就會根據(jù)人為設(shè)置的擺放約束，timing-driven si-driven等去進(jìn)行一個合理的位置擺放。這其中工具也會去對一些單元進(jìn)行優(yōu)化，包括像單元的刪除和添加的操作。最后才可以得到擺放完成的初步設(shè)計。

當(dāng)然還有些單元也是充當(dāng)著類似于physical only 單元的左右，他的輸入連接到TIEHI TIELOW，不需要的時候僅僅充當(dāng)一些純粹的物理單元，只有的用的時候才會成為正式的標(biāo)準(zhǔn)單元，那就是ECO CELLS，這里就不再細(xì)說，后續(xù)會有專門的ECO流程介紹。