作為DDR的接班人，DDR-Ⅱ在規(guī)范制定之初就引起了廣泛的關(guān)注，進(jìn)入2002年，三星、Elpida、Hynix、Micron等都相繼發(fā)布了DDR -Ⅱ芯片（最早由三星在5月28日發(fā)布），讓人覺(jué)得DDR-Ⅱ突然和我們近了。可是，DDR-Ⅱ規(guī)范卻一直沒(méi)有正式公開(kāi)，在JEDEC上仍只有一篇ATi 技術(shù)人員寫(xiě)的，在目前看來(lái)有些內(nèi)容都已過(guò)時(shí)的簡(jiǎn)要介紹。

原來(lái)，DDR-Ⅱ標(biāo)準(zhǔn)到2002年10月完成度也沒(méi)有達(dá)到100%（廠商透露大約為95%），而上述廠商所推出的芯片也在不斷的修改中，預(yù)計(jì)正式的規(guī)范將在明年第一季度推出。不過(guò)，DDR-Ⅱ的主體設(shè)計(jì)已經(jīng)完成，不會(huì)有大的改動(dòng)，所以通過(guò)這些“試驗(yàn)性”芯片，我們?nèi)钥烧莆誅DR-Ⅱ的主要信息。

DDR-Ⅱ相對(duì)于DDR 的主要改進(jìn)如下：

DDR-Ⅱ與目前的DDR對(duì)比表

由于DDR-Ⅱ相對(duì)DDR-I的設(shè)計(jì)變動(dòng)并不大，因此很多操作就不在此詳細(xì)介紹了，本文重點(diǎn)闡述DDR-Ⅱ的一些重要變化。

一、 DDR-Ⅱ內(nèi)存結(jié)構(gòu)

DDR-Ⅱ內(nèi)存的預(yù)取設(shè)計(jì)是4bit，通過(guò)DDR的講述，大家現(xiàn)在應(yīng)該知道是什么意思了吧。

上文已經(jīng)說(shuō)過(guò)，SDRAM有兩個(gè)時(shí)鐘，一個(gè)是內(nèi)部時(shí)鐘，一個(gè)是外部時(shí)鐘。在SDRAM與DDR時(shí)代，這兩個(gè)時(shí)鐘頻率是相同的，但在DDR-Ⅱ內(nèi)存中，內(nèi)部時(shí)鐘變成了外部時(shí)鐘的一半。以DDR-Ⅱ 400為例，數(shù)據(jù)傳輸頻率為400MHz（對(duì)于每個(gè)數(shù)據(jù)引腳，則是400Mbps/pin），外部時(shí)鐘頻率為200MHz，內(nèi)部時(shí)鐘頻率為100MHz。因?yàn)閮?nèi)部一次傳輸?shù)臄?shù)據(jù)就可供外部接口傳輸4次，雖然以DDR方式傳輸，但數(shù)據(jù)傳輸頻率的基準(zhǔn)——外部時(shí)鐘頻率仍要是內(nèi)部時(shí)鐘的兩倍才行。就如RDRAM PC800一樣，其內(nèi)部時(shí)鐘頻率也為100MHz，是傳輸頻率的1/8。

DDR-Ⅱ、DDR與SDRAM的操作時(shí)鐘比較

所以，當(dāng)預(yù)取容量超過(guò)接口一次DDR的傳輸量時(shí)，內(nèi)部時(shí)鐘必須降低（除非數(shù)據(jù)傳輸不是DDR方式，而是一個(gè)時(shí)鐘周期4次）。如果內(nèi)部時(shí)鐘也達(dá)到 200MHz，那外部時(shí)鐘也要達(dá)到400MHz，這會(huì)使成本有大幅度提高。因此，DDR-Ⅱ雖然實(shí)現(xiàn)了4-bit預(yù)取，但在實(shí)際效能上，與DDR是一樣的。在上面那幅比較圖中，可以看出廠商們的一種誤導(dǎo)，它雖然表示出在相同的核心頻率下，DDR-Ⅱ達(dá)到了兩倍于DDR的的帶寬，但前提是DDR-Ⅱ的外部時(shí)鐘頻率也是DDR和SDRAM的兩倍。在DDR的時(shí)鐘頻率已經(jīng)達(dá)到166/200MHz的今天，再用100MHz去比較，顯然意義不大。這點(diǎn)也請(qǐng)大家們注意識(shí)別，上圖更多的是說(shuō)明DDR-Ⅱ內(nèi)外時(shí)鐘的差異。畢竟內(nèi)部時(shí)鐘由外部決定，所以外部時(shí)鐘才是比較的根本基準(zhǔn)。

總之，現(xiàn)在大家要明確認(rèn)識(shí)，在外部時(shí)鐘頻率相同的情況下，DDR-Ⅱ與DDR的帶寬一樣。

二、 DDR-Ⅱ的新操作與新時(shí)序設(shè)計(jì)

1、片外驅(qū)動(dòng)調(diào)校（OCD，Off-Chip Driver）

DDR-Ⅱ內(nèi)存在開(kāi)機(jī)時(shí)也會(huì)有初始化過(guò)程，同時(shí)在EMRS中加入了新設(shè)置選項(xiàng)，由于大同小異，在此就不多說(shuō)了。在EMRS階段，DDR-Ⅱ加入了可選的 OCD功能。OCD的主要用意在于調(diào)整I/O接口端的電壓，來(lái)補(bǔ)償上拉與下拉電阻值。目的是讓DQS與DQ數(shù)據(jù)信號(hào)之間的偏差降低到最小。調(diào)校期間，分別測(cè)試DQS高電平/DQ高電平，與DQS低電平/DQ高電平時(shí)的同步情況，如果不滿足要求，則通過(guò)設(shè)定突發(fā)長(zhǎng)度的地址線來(lái)傳送上拉/下拉電阻等級(jí)（加一檔或減一檔），直到測(cè)試合格才退出OCD操作。

OCD的作用在于調(diào)整DQS與DQ之間的同步，以確保信號(hào)的完整與可靠性

不過(guò)，據(jù)一些廠商的技術(shù)人員介紹，一般情況下有DQS#（差分DQS時(shí)）就基本可以保證同步的準(zhǔn)確性，而且OCD的調(diào)整對(duì)其他操作也有一定影響，因此在普通臺(tái)式機(jī)上不需要用OCD功能，它一般只會(huì)出現(xiàn)在高端產(chǎn)品中，如對(duì)數(shù)據(jù)完整性非常敏感的服務(wù)器等。

2、片內(nèi)終結(jié)（ODT，On-Die Termination）

所謂的終結(jié)，就是讓信號(hào)被電路的終端被吸收掉，而不會(huì)在電路上形成反射，造成對(duì)后面信號(hào)的影響。在DDR時(shí)代，控制與數(shù)據(jù)信號(hào)的終結(jié)在主板上完成，每塊 DDR主板在DIMM槽的旁邊都會(huì)有一個(gè)終結(jié)電壓島的設(shè)計(jì)，它主要由一排終結(jié)電阻構(gòu)成。長(zhǎng)期以來(lái)，這個(gè)電壓島一直是DDR主板設(shè)計(jì)上的一個(gè)難點(diǎn)。而ODT 的出現(xiàn)，則將這個(gè)難點(diǎn)消滅了。

顧名思義，ODT就是將終結(jié)電阻移植到了芯片內(nèi)部，主板上不在有終結(jié)電路。ODT的功能與禁止由北橋芯片控制，ODT所終結(jié)的信號(hào)包括DQS、RDQS （為8bit位寬芯片增設(shè)的專用DQS讀取信號(hào)，主要用來(lái)簡(jiǎn)化一個(gè)模組中同時(shí)使用4與8bit位寬芯片時(shí)的控制設(shè)計(jì)）、DQ、DM等。需要不需要該芯片進(jìn)行終結(jié)由北橋控制。那么具體的終結(jié)操作如果實(shí)現(xiàn)呢？首先要確定系統(tǒng)中有幾條模組，并因此來(lái)決定終結(jié)的等效電阻值，有150和75Ω兩檔，這一切由北橋在開(kāi)機(jī)進(jìn)行EMRS時(shí)進(jìn)行設(shè)置。

在向內(nèi)存寫(xiě)入時(shí)，如果只有一條DIMM，那么這條DIMM就自己進(jìn)行終結(jié)，終結(jié)電阻等效為150Ω。如果為兩條DIMM，一條工作時(shí)，另一條負(fù)責(zé)終結(jié)，但等效電阻為75Ω

在從內(nèi)存讀出時(shí)，終結(jié)操作也將在北橋內(nèi)進(jìn)行，如果有兩條DIMM，不工作的那一條將會(huì)終結(jié)信號(hào)在另一方向的余波，等效電阻也因DIMM的數(shù)量而有兩種設(shè)置

兩個(gè)DIMM在交錯(cuò)工作中的ODT情況，第一個(gè)模組工作時(shí)，第二個(gè)模組進(jìn)行終結(jié)操作，等第二個(gè)模組工作時(shí)，第一個(gè)模組進(jìn)行終結(jié)操作

現(xiàn)在我們應(yīng)該基本了解了ODT的功能，它在很大程度上減少了內(nèi)存芯片在讀取時(shí)的I/O功率消耗，并簡(jiǎn)化了主板的設(shè)計(jì)，降低了主板成本。而且ODT也要比主板終結(jié)更及時(shí)有效，從而也成為了提高信號(hào)質(zhì)量的重要功能，這有助于降低日后DDR-Ⅱ進(jìn)一步提速的難度。但是，由于為了確保信號(hào)的有效終結(jié)，終結(jié)操作期將會(huì)比數(shù)據(jù)傳輸期稍長(zhǎng)，從而多占用一個(gè)時(shí)鐘周期的時(shí)間而造成總線空閑。不過(guò)，有些廠商的技術(shù)人員稱，通過(guò)精確設(shè)置tDQSS，可以避免出現(xiàn)總線空閑。