|
1. 一般規(guī)則 1.1 PCB板上預(yù)劃分?jǐn)?shù)字、模擬、DAA信號布線區(qū)域。 1.2 數(shù)字、模擬元器件及相應(yīng)走線盡量分開并放置於各自的布線區(qū)域內(nèi)。 1.3 高速數(shù)字信號走線盡量短。 1.4 敏感模擬信號走線盡量短。 1.5 合理分配電源和地。 1.6 DGND、AGND、實(shí)地分開。 1.7 電源及臨界信號走線使用寬線。 1.8 數(shù)字電路放置於并行總線/串行DTE接口附近，DAA電路放置於電話線接口附近。 2. 元器件放置 2.1 在系統(tǒng)電路原理圖中： a) 劃分?jǐn)?shù)字、模擬、DAA電路及其相關(guān)電路； b) 在各個(gè)電路中劃分?jǐn)?shù)字、模擬、混合數(shù)字/模擬元器件； c) 注意各IC芯片電源和信號引腳的定位。 2.2 初步劃分?jǐn)?shù)字、模擬、DAA電路在PCB板上的布線區(qū)域(一般比例2/1/1)，數(shù)字、模擬元器件及其相應(yīng)走線盡量遠(yuǎn)離并限定在各自的布線區(qū)域內(nèi)。 Note:當(dāng)DAA電路占較大比重時(shí)，會有較多控制/狀態(tài)信號走線穿越其布線區(qū)域，可根據(jù)當(dāng)?shù)匾?guī)則限定做調(diào)整，如元器件間距、高壓抑制、電流限制等。 2.3 初步劃分完畢後，從Connector和Jack開始放置元器件： a) Connector和Jack周圍留出插件的位置； b) 元器件周圍留出電源和地走線的空間； c) Socket周圍留出相應(yīng)插件的位置。 2.4 首先放置混合型元器件(如Modem器件、A/D、D/A轉(zhuǎn)換芯片等)： a) 確定元器件放置方向，盡量使數(shù)字信號及模擬信號引腳朝向各自布線區(qū)域； b) 將元器件放置在數(shù)字和模擬信號布線區(qū)域的交界處。 2.5 放置所有的模擬器件： a) 放置模擬電路元器件，包括DAA電路； b) 模擬器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信號走線的一面； c) TXA1、TXA2、RIN、VC、VREF信號走線周圍避免放置高噪聲元器件； d) 對於串行DTE模塊，DTE EIA/TIA-232-E 系列接口信號的接收/驅(qū)動器盡量靠近Connector并遠(yuǎn)離高頻時(shí)鐘信號走線，以減少/避免每條線上增加的噪聲抑制器件，如阻流圈和電容等。 2.6 放置數(shù)字元器件及去耦電容： a) 數(shù)字元器件集中放置以減少走線長度； b) 在IC的電源/地間放置0.1uF的去耦電容，連接走線盡量短以減小EMI； c) 對并行總線模塊，元器件緊靠 Connector邊緣放置，以符合應(yīng)用總線接口標(biāo)準(zhǔn)，如ISA總線走線長度限定在2.5in； d) 對串行DTE模塊，接口電路靠近Connector； e) 晶振電路盡量靠近其驅(qū)動器件。 2.7 各區(qū)域的地線，通常用0 Ohm電阻或bead在一點(diǎn)或多點(diǎn)相連。 3. 信號走線 3.1 Modem信號走線中，易產(chǎn)生噪聲的信號線和易受干擾的信號線盡量遠(yuǎn)離，如無法避免時(shí)要用中性信號線隔離。 Modem易產(chǎn)生噪聲的信號引腳、中性信號引腳、易受干擾的信號引腳如下表所示： 3.2 數(shù)字信號走線盡量放置在數(shù)字信號布線區(qū)域內(nèi)； 模擬信號走線盡量放置在模擬信號布線區(qū)域內(nèi)； (可預(yù)先放置隔離走線加以限定，以防走線布出布線區(qū)域) 數(shù)字信號走線和模擬信號走線垂直以減小交叉耦合。 3.3 使用隔離走線(通常為地)將模擬信號走線限定在模擬信號布線區(qū)域。 a) 模擬區(qū)隔離地走線環(huán)繞模擬信號布線區(qū)域布在PCB板兩面，線寬50-100mil； b) 數(shù)字區(qū)隔離地走線環(huán)繞數(shù)字信號布線區(qū)域布在PCB板兩面，線寬50-100mil，其中一面PCB板邊應(yīng)布200mil寬度。 3.4 并行總線接口信號走線線寬>10mil(一般為12-15mil)，如/HCS、/HRD、/HWT、/RESET。 3.5 模擬信號走線線寬>10mil(一般為12-15mil)，如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。 3.6 所有其它信號走線盡量寬，線寬>5mil(一般為 10mil)，元器件間走線盡量短(放置器件時(shí)應(yīng)預(yù)先考慮)。 3.7 旁路電容到相應(yīng)IC的走線線寬>25mil，并盡量避免使用過孔。 3.8 通過不同區(qū)域的信號線(如典型的低速控制/狀態(tài)信號)應(yīng)在一點(diǎn)(首選)或兩點(diǎn)通過隔離地線。如果走線只位於一面， 隔離地線可走到PCB的另一面以跳過信號走線而保持連續(xù)。 3.9 高頻信號走線避免使用90度角彎轉(zhuǎn)，應(yīng)使用平滑圓弧或45度角。 3.10 高頻信號走線應(yīng)減少使用過孔連接。 3.11 所有信號走線遠(yuǎn)離晶振電路。 3.12 對高頻信號走線應(yīng)采用單一連續(xù)走線，避免出現(xiàn)從一點(diǎn)延伸出幾段走線的情況。 3.13 DAA電路中，穿孔周圍(所有層面)留出至少60mil的空間。 3.14 清除地線環(huán)路，以防意外電流回饋影響電源。 4. 電源 4.1 確定電源連接關(guān)系。 4.2 數(shù)字信號布線區(qū)域中，用10uF電解電容或鉭電容與0.1uF瓷片電容并聯(lián)後接在電源/地之間.在PCB板電源入口端和最遠(yuǎn)端各放置一處，以防電源尖峰脈沖引發(fā)的噪聲干擾。 4.3 對雙面板，在用電電路相同層面中，用兩邊線寬為 200mil的電源走線環(huán)繞該電路。(另一面須用數(shù)字地做相同處理) 4.4 一般地，先布電源走線，再布信號走線。 5. 地 5.1雙面板中，數(shù)字和模擬元器件(除DAA)周圍及下方未使用之區(qū)域用數(shù)字地或模擬地區(qū)域填充，各層面同類地區(qū)域連接在一起，不同層面同類地區(qū)域通過多個(gè)過孔相連:Modem DGND引腳接至數(shù)字地區(qū)域，AGND引腳接至模擬地區(qū)域;數(shù)字地區(qū)域和模擬地區(qū)域用一條直的空隙隔開。 5.2 四層板中，使用數(shù)字和模擬地區(qū)域覆蓋數(shù)字和模擬元器件(除DAA)；Modem DGND引腳接至數(shù)字地區(qū)域，AGND引腳接至模擬地區(qū)域;數(shù)字地區(qū)域和模擬地區(qū)域用一條直的空隙隔開。 5.3 如設(shè)計(jì)中須EMI過濾器，應(yīng)在接口插座端預(yù)留一定空間，絕大多數(shù)EMI器件(Bead/電容)均可放置在該區(qū)域;未使用之區(qū)域用地區(qū)域填充，如有屏蔽外殼也須與之相連。 5.4 每個(gè)功能模塊電源應(yīng)分開。功能模塊可分為：并行總線接口、顯示、數(shù)字電路(SRAM、EPROM、Modem)和DAA等，每個(gè)功能模塊的電源/地只能在電源/地的源點(diǎn)相連。 5.5 對串行DTE模塊，使用去耦電容減少電源耦合，對電話線也可做相同處理。 5.6 地線通過一點(diǎn)相連，如可能，使用Bead；如抑制EMI需要，允許地線在其它地方相連。 5.7 所有地線走線盡量寬，25-50mil。 5.8 所有IC電源/地間的電容走線盡量短，并不要使用過孔。 6. 晶振電路 6.1 所有連到晶振輸入/輸出端(如XTLI、XTLO)的走線盡量短，以減少噪聲干擾及分布電容對Crystal的影響。XTLO走線盡量短，且彎轉(zhuǎn)角度不小於45度。(因XTLO連接至上升時(shí)間快，大電流之驅(qū)動器) 6.2 雙面板中沒有地線層，晶振電容地線應(yīng)使用盡量寬的短線連接至器件上離晶振最近的DGND引腳，且盡量減少過孔。 6.3 如可能，晶振外殼接地。 6.4 在XTLO引腳與晶振/電容節(jié)點(diǎn)處接一個(gè)100 Ohm電阻。 6.5 晶振電容的地直接連接至 Modem的GND引腳，不要使用地線區(qū)域或地線走線來連接電容和Modem的GND引腳。 7. 使用EIA/TIA-232接口的獨(dú)立Modem設(shè)計(jì) 7.1 使用金屬外殼。 如果須用塑料外殼，應(yīng)在內(nèi)部貼金屬箔片或噴導(dǎo)電物質(zhì)以減小EMI。 7.2 各電源線上放置相同模式的Choke。 7.3 元器件放置在一起并緊靠EIA/TIA-232接口的Connector。 7.4 所有EIA/TIA-232器件從電源源點(diǎn)單獨(dú)連接電源/地。電源/地的源點(diǎn)應(yīng)為板上電源輸入端或調(diào)壓芯片的輸出端。 7.5 EIA/TIA-232電纜信號地接至數(shù)字地。 針對模擬信號，再作一些詳細(xì)說明： 模擬電路的設(shè)計(jì)是工程師們最頭疼、但也是最致命的設(shè)計(jì)部分，盡管目前數(shù)字電路、大規(guī)模集成電路的發(fā)展非常迅猛，但是模擬電路的設(shè)計(jì)仍是不可避免的，有時(shí)也是數(shù)字電路無法取代的，例如 RF 射頻電路的設(shè)計(jì)！這里將模擬電路設(shè)計(jì)中應(yīng)該注意的問題總結(jié)如下，有些純屬經(jīng)驗(yàn)之談，還望大家多多補(bǔ)充、多多批評指正！... （1）為了獲得具有良好穩(wěn)定性的反饋電路，通常要求在反饋環(huán)外面使用一個(gè)小電阻或扼流圈給容性負(fù)載提供一個(gè)緩沖。 （2）積分反饋電路通常需要一個(gè)小電阻（約 560 歐）與每個(gè)大于 10pF 的積分電容串聯(lián)。 （3）在反饋環(huán)外不要使用主動電路進(jìn)行濾波或控制 EMC 的 RF 帶寬，而只能使用被動元件（最好為 RC 電路）。僅僅在運(yùn)放的開環(huán)增益比閉環(huán)增益大的頻率下，積分反饋方法才有效。在更高的頻率下，積分電路不能控制頻率響應(yīng)。 （4）為了獲得一個(gè)穩(wěn)定的線性電路，所有連接必須使用被動濾波器或其他抑制方法（如光電隔離）進(jìn)行保護(hù)。 （5）使用 EMC 濾波器，并且與 IC 相關(guān)的濾波器都應(yīng)該和本地的 0V 參考平面連接。 （6）在外部電纜的連接處應(yīng)該放置輸入輸出濾波器，任何在沒有屏蔽系統(tǒng)內(nèi)部的導(dǎo)線連接處都需要濾波，因?yàn)榇嬖谔炀€效應(yīng)。另外，在具有數(shù)字信號處理或開關(guān)模式的變換器的屏蔽系統(tǒng)內(nèi)部的導(dǎo)線連接處也需要濾波。 （7）在模擬 IC 的電源和地參考引腳需要高質(zhì)量的 RF 去耦，這一點(diǎn)與數(shù)字 IC 一樣。但是模擬 IC 通常需要低頻的電源去耦，因?yàn)槟M元件的電源噪聲抑制比（PSRR）在高于 1KHz 后增加很少。在每個(gè)運(yùn)放、比較器和數(shù)據(jù)轉(zhuǎn)換器的模擬電源走線上都應(yīng)該使用 RC 或 LC 濾波。電源濾波器的拐角頻率應(yīng)該對器件的 PSRR 拐角頻率和斜率進(jìn)行補(bǔ)償，從而在整個(gè)工作頻率范圍內(nèi)獲得所期望的 PSRR 。 （8）對于高速模擬信號，根據(jù)其連接長度和通信的最高頻率，傳輸線技術(shù)是必需的。即使是低頻信號，使用傳輸線技術(shù)也可以改善其抗干擾性，但是沒有正確匹配的傳輸線將會產(chǎn)生天線效應(yīng)。 （9）避免使用高阻抗的輸入或輸出，它們對于電場是非常敏感的。 （10）由于大部分的輻射是由共模電壓和電流產(chǎn)生的，并且因?yàn)榇蟛糠汁h(huán)境的電磁干擾都是共模問題產(chǎn)生的，因此在模擬電路中使用平衡的發(fā)送和接收（差分模式）技術(shù)將具有很好的 EMC 效果，而且可以減少串?dāng)_。平衡電路（差分電路）驅(qū)動不會使用 0V 參考系統(tǒng)作為返回電流回路，因此可以避免大的電流環(huán)路，從而減少 RF 輻射。 （11）比較器必須具有滯后（正反饋），以防止因?yàn)樵肼暫透蓴_而產(chǎn)生的錯(cuò)誤的輸出變換，也可以防止在斷路點(diǎn)產(chǎn)生振蕩。不要使用比需要速度更快的比較器（將 dV/dt 保持在滿足要求的范圍內(nèi)，盡可能低）。 （12）有些模擬 IC 本身對射頻場特別敏感，因此常常需要使用一個(gè)安裝在 PCB 上，并且與 PCB 的地平面相連接的小金屬屏蔽盒，對這樣的模擬元件進(jìn)行屏蔽。注意，要保證其散熱條件 PCB布線規(guī)則2 連線精簡原則 連線要精簡，盡可能短，盡量少拐彎，力求線條簡單明了，特別是在高頻回路中，當(dāng)然為了達(dá)到阻抗匹配而需要進(jìn)行特殊延長的線就例外了，例如蛇行走線等。安全載流原則銅線的寬度應(yīng)以自己所能承載的電流為基礎(chǔ)進(jìn)行設(shè)計(jì)，銅線的載流能力取決于以下因素：線寬、線厚（銅鉑厚度）、允許溫升等，下表給出了銅導(dǎo)線的寬度和導(dǎo)線面積以及導(dǎo)電電流的關(guān)系（軍品標(biāo)準(zhǔn)），可以根據(jù)這個(gè)基本的關(guān)系對導(dǎo)線寬度進(jìn)行適當(dāng)?shù)目紤]。印制導(dǎo)線最大允許工作電（導(dǎo)線厚50um，允許溫升10℃） 導(dǎo)線寬度（Mil） 導(dǎo)線電流（A） 10 1 15 1.2 20 1.3 25 1.7 30 1.9 50 2.6 75 3.5 100 4.2 200 7.0 250 8.3 相關(guān)的計(jì)算公式為： I=KT0.44A0.75 其中: K 為修正系數(shù)，一般覆銅線在內(nèi)層時(shí)取0.024，在外層時(shí)取0.048； T 為最大溫升，單位為℃; A 為覆銅線的截面積，單位為mil（不是mm，注意）； I 為允許的最大電流，單位是A。 電磁抗干擾原則 電磁抗干擾原則涉及的知識點(diǎn)比較多，例如銅膜線的拐彎處應(yīng)為圓角或斜角（因?yàn)楦哳l時(shí)直角或者尖角的拐彎會影響電氣性能）雙面板兩面的導(dǎo)線應(yīng)互相垂直、斜交或者彎曲走線，盡量避免平行走線，減小寄生耦合等。 一、 通常一個(gè)電子系統(tǒng)中有各種不同的地線，如數(shù)字地、邏輯地、系統(tǒng)地、機(jī)殼地等，地線的設(shè)計(jì)原則如下： 1、 正確的單點(diǎn)和多點(diǎn)接地在低頻電路中，信號的工作頻率小于1MHZ，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號工作頻率大于10MHZ 時(shí)，如果采用一點(diǎn)接地，其地線的長度不應(yīng)超過波長的1/20，否則應(yīng)采用多點(diǎn)接地法。 2、 數(shù)字地與模擬地分開 若線路板上既有邏輯電路又有線性電路，應(yīng)盡量使它們分開。一般數(shù)字電路的抗干擾能力比較強(qiáng)，例如TTL 電路的噪聲容限為0.4~0.6V，CMOS 電路的噪聲容限為電源電壓的0.3~0.45 倍，而模擬電路只要有很小的噪聲就足以使其工作不正常，所以這兩類電路應(yīng)該分開布局布線。 3、 接地線應(yīng)盡量加粗 若接地線用很細(xì)的線條，則接地電位會隨電流的變化而變化，使抗噪性能降低。因此應(yīng)將地線加粗，使它能通過三倍于印制板上的允許電流。如有可能接地線應(yīng)在2~3mm 以上。 4、 接地線構(gòu)成閉環(huán)路 只由數(shù)字電路組成的印制板，其接地電路布成環(huán)路大多能提高抗噪聲能力。因?yàn)榄h(huán)形地線可以減小接地電阻，從而減小接地電位差。 二、 配置退藕電容 PCB 設(shè)計(jì)的常規(guī)做法之一是在印刷板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙?，退藕電容的一般配置原則是： 電源的輸入端跨接10~100uf 的電解電器，如果印制電路板的位置允許，采用100uf 以上的電解電容器抗干擾效果會更好。 原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0.01uf~`0.1uf 的瓷片電容，如遇印制板空隙不夠，可每4~8 個(gè)芯片布置一個(gè)1~10uf 的鉭電容（最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感，最好使用鉭電容或聚碳酸醞電容）。 對于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，如RAM、ROM 存儲器件，應(yīng)在芯片的電源線和地線之間直接接入退藕電容。 電容引線不能太長，尤其是高頻旁路電容不能有引線。 三、 過孔設(shè)計(jì) 在高速PCB 設(shè)計(jì)中，看似簡單的過孔也往往會給電路的設(shè)計(jì)帶來很大的負(fù)面效應(yīng)，為了減小過孔的寄生效應(yīng)帶來的不利影響，在設(shè)計(jì)中可以盡量做到： 從成本和信號質(zhì)量兩方面來考慮，選擇合理尺寸的過孔大小。例如對6- 10 層的內(nèi)存模塊PCB 設(shè)計(jì)來說，選用10/20mil（鉆孔/焊盤）的過孔較好，對于一些高密度的小尺寸的板子，也可以嘗試使用8/18Mil 的過孔。在目前技術(shù)條件下，很難使用更小尺寸的過孔了（當(dāng)孔的深度超過鉆孔直徑的6 倍時(shí)，就無法保證孔壁能均勻鍍銅）；對于電源或地線的過孔則可以考慮使用較大尺寸，以減小阻抗。 使用較薄的PCB 板有利于減小過孔的兩種寄生參數(shù)。 PCB 板上的信號走線盡量不換層，即盡量不要使用不必要的過孔。 電源和地的管腳要就近打過孔，過孔和管腳之間的引線越短越好。 在信號換層的過孔附近放置一些接地的過孔，以便為信號提供最近的回路。甚至可以在PCB 板上大量放置一些多余的接地過孔。 四、 降低噪聲與電磁干擾的一些經(jīng)驗(yàn) 能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。 可用串一個(gè)電阻的方法，降低控制電路上下沿跳變速率。 盡量為繼電器等提供某種形式的阻尼，如RC 設(shè)置電流阻尼。 使用滿足系統(tǒng)要求的最低頻率時(shí)鐘。 時(shí)鐘應(yīng)盡量靠近到用該時(shí)鐘的器件，石英晶體振蕩器的外殼要接地。 用地線將時(shí)鐘區(qū)圈起來，時(shí)鐘線盡量短。 石英晶體下面以及對噪聲敏感的器件下面不要走線。 時(shí)鐘、總線、片選信號要遠(yuǎn)離I/O 線和接插件。 時(shí)鐘線垂直于I/O 線比平行于I/O 線干擾小。 I/O 驅(qū)動電路盡量靠近PCB 板邊，讓其盡快離開PCB。對進(jìn)入PCB 的信號要加濾波，從高噪聲區(qū)來信號也要加濾波，同時(shí)用串終端電阻的辦法，減小信號反射。 MCU 無用端要接高，或接地，或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空。 閑置不用的門電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。 印制板盡量使用45 折線而不用90 折線布線，以減小高頻信號對外的發(fā)射與耦合。 印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件呀距離再遠(yuǎn)一些。 單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線、地線盡量粗。 模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號線，特別是時(shí)鐘。 對A/D 類器件，數(shù)字部分與模擬部分不要交叉。 元件引腳盡量短，去藕電容引腳盡量短。 關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地，高速線要短要直。 對噪聲敏感的線不要與大電流，高速開關(guān)線并行。 弱信號電路，低頻電路周圍不要形成電流環(huán)路。 任何信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。 每個(gè)集成電路有一個(gè)去藕電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。 用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲能電容，使用管狀電容時(shí)，外殼要接地。對干擾十分敏感的信號線要設(shè)置包地，可以有效地抑制串?dāng)_。 信號在印刷板上傳輸，其延遲時(shí)間不應(yīng)大于所有器件的標(biāo)稱延遲時(shí)間。環(huán)境效應(yīng)原則要注意所應(yīng)用的環(huán)境，例如在一個(gè)振動或者其他容易使板子變形的環(huán)境中采用過細(xì)的銅膜導(dǎo)線很容易起皮拉斷等。 安全工作原則 要保證安全工作，例如要保證兩線最小間距要承受所加電壓峰值，高壓線應(yīng)圓滑，不得有尖銳的倒角，否則容易造成板路擊穿等。組裝方便、規(guī)范原則走線設(shè)計(jì)要考慮組裝是否方便，例如印制板上有大面積地線和電源線區(qū)時(shí)（面積超過50平方毫米），應(yīng)局部開窗口以方便腐蝕等。此外還要考慮組裝規(guī)范設(shè)計(jì)，例如元件的焊接點(diǎn)用焊盤來表示，這些焊盤（包括過孔）均會自動不上阻焊油，但是如用填充塊當(dāng)表貼焊盤或用線段當(dāng)金手指插頭，而又不做特別處理，（在阻焊層畫出無阻焊油的區(qū)域），阻焊油將掩蓋這些焊盤和金手指，容易造成誤解性錯(cuò)誤；SMD 器件的引腳與大面積覆銅連接時(shí)，要進(jìn)行熱隔離處理，一般是做一個(gè)Track 到銅箔，以防止受熱不均造成的應(yīng)力集中而導(dǎo)致虛焊；PCB上如果有Φ12 或方形12mm 以上的過孔時(shí)，必須做一個(gè)孔蓋，以防止焊錫流出等。 經(jīng)濟(jì)原則 遵循該原則要求設(shè)計(jì)者要對加工，組裝的工藝有足夠的認(rèn)識和了解，例如5mil 的線做腐蝕要比8mil 難，所以價(jià)格要高，過孔越小越貴等 熱效應(yīng)原則 在印制板設(shè)計(jì)時(shí)可考慮用以下幾種方法：均勻分布熱負(fù)載、給零件裝散熱器，局部或全局強(qiáng)迫風(fēng)冷。從有利于散熱的角度出發(fā)，印制板最好是直立安裝，板與板的距離一般不應(yīng)小于2cm，而且器件在印制板上的排列方式應(yīng)遵循一定的規(guī)則：同一印制板上的器件應(yīng)盡可能按其發(fā)熱量大小及散熱程度分區(qū)排列，發(fā)熱量小或耐熱性差的器件（如小信號晶體管、小規(guī)模集成電路、電解電容等）放在冷卻氣流的最上（入口處），發(fā)熱量大或耐熱性好的器件（如功率晶體管、大規(guī)模集成電路等）放在冷卻氣流最下。在水平方向上，大功率器件盡量靠近印刷板的邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印刷板上方布置，以便減少這些器件在工作時(shí)對其他器件溫度的影響。對溫度比較敏感的器件最好安置在溫度最低的區(qū)域（如設(shè)備的底部），千萬不要將它放在發(fā)熱器件的正上方，多個(gè)器件最好是在水平面上交錯(cuò)布局。設(shè)備內(nèi)印制板的散熱主要依靠空氣流動，所以在設(shè)計(jì)時(shí)要研究空氣流動的路徑，合理配置器件或印制電路板。采用合理的器件排列方式，可以有效地降低印制電路的溫升。此外通過降額使用，做等溫處理等方法也是熱設(shè)計(jì)中經(jīng)常使用的手段。 |
|
|
