成功人士個人成長的15種能力。作為公司或老板，解決問題的出發(fā)點首先考慮的是如何避免類似問題的重復(fù)出現(xiàn)，而不是頭疼醫(yī)頭，腳疼醫(yī)腳的就事論事方案。他們具備的對問題的分析、歸納、總結(jié)能力比常人強。6、解決問題的方案制定能力。而他們常帶著自己擬定好的多個解決問題方案供領(lǐng)導(dǎo)選擇、定奪，這就是常說的給領(lǐng)導(dǎo)出“選擇題”。當(dāng)然，有了上述能力，不能保證一定成功，但是，如果沒有這些能力，那肯定是無法獲得成功的。

ENTITY bidir ISPORT(bidir : INOUT STD_LOGIC_VECTOR (7 DOWNTO 0);在程序設(shè)計中,首先需要定義data_in, data_out, reg_a, reg_b四個signal,我們把data_in叫做輸入寄存器,它是從雙向信號data接收數(shù)據(jù)的寄存器,data_out叫做輸出寄存器,它是向雙向信號data發(fā)送信號的寄存器,reg_a和reg_b叫做操作寄存器,它們是在一定的時序控制下把data_in數(shù)據(jù)送給reg_a,reg_b,在一定的時序控制下從reg_a和reg_b讀出數(shù)據(jù)的.

使用Verilog HDL實現(xiàn)異步FIFO設(shè)計與實現(xiàn)FIFO 讀寫時序 企業(yè)庫使用Verilog HDL實現(xiàn)異步FIFO設(shè)計與實現(xiàn)FIFO 讀寫時序。讀寫地址異步相比較產(chǎn)生低電平有效的空/滿標(biāo)志，其中異步滿信號(afull)要同步到寫時鐘域 (wclk)，異步空信號(aempty)要同步到讀時鐘域(rclk)，以消除亞穩(wěn)態(tài)的影響，并向外界輸出同步的空/滿信號。可見相對于傳統(tǒng)的異步fifo，改進(jìn)后的異步fifo電路速度快、面積小，從而降低了功耗，提高了系統(tǒng)的穩(wěn)定性。

異步FIFO的讀寫沖突如何解決？？？如果FIFO不讀，并且Cnt_f ifo等于FIFO的深度Deepth_fifo時，或者Cnt_fifo等于(Deepth_fifo-1)，并且正在寫（ 即寫使能Write_enble有效）時，滿標(biāo)志應(yīng)該置1；滿標(biāo)志Full：當(dāng)寫FIFO的格雷碼地址等于上次讀的格雷碼地址時（Wt_gray_addr= = Rd _last_gray_addr），或者下次要寫的格雷碼地址等于上次讀的格雷碼地址（Wt_next_g ray_addr= = Rd_last_gray_addr），并且正在執(zhí)行寫操作。

最新分享差分信號，差分線。當(dāng)?shù)仄矫姘l(fā)生不連續(xù)的時候，無參考平面的區(qū)域，差分走線之間的耦合才會提供主要的回流通路，盡管參考平面的不連續(xù)對差分走線的影響沒有對普通的單端走線來的嚴(yán)重，但還是會降低差分信號的質(zhì)量，增加 EMI，要盡量避免。也有些設(shè)計人員認(rèn)為，可以去掉差分走線下方的參考平面，以抑制差分傳輸中的部分共模信號，但從理論上看這種做法是不可取的，阻抗如何控制？

高速異步FIFO的實現(xiàn)。采用FPGA 實現(xiàn)多時鐘電路系統(tǒng)時,需要處理不同的鐘域之間交換數(shù)據(jù)的問題,一般接口電路采用異步FIFO ,因此在FPGA 中設(shè)計出高效、可靠的異步FIFO 顯得尤為重要。3 一種新穎的異步FIFO 的實現(xiàn)3.1 　幾種FIFO 實現(xiàn)方案的比較不同的FIFO 主要的區(qū)別在于產(chǎn)生滿空狀態(tài)標(biāo)志邏輯實現(xiàn)的不同,常用的方式有:將讀地址和寫地址相減來判斷FIFO 的滿空狀態(tài) ;把讀、寫地址延遲相比較判斷FIFO 的滿空狀態(tài)。

FPGA經(jīng)驗經(jīng)典談：做邏輯的難點在于系統(tǒng)結(jié)構(gòu)設(shè)計和仿真驗證FPGA經(jīng)驗經(jīng)典談：做邏輯的難點在于系統(tǒng)結(jié)構(gòu)設(shè)計和仿真驗證看到論壇沒有，感覺很經(jīng)典，與大家共享一下：PCI_BM的主要功能是將MAC_BFM發(fā)送出來的東西與PCI_BFM接收到的東西做比較，由于它具有了MAC_BFM的發(fā)送信息和PCI_BFM的接收信息，只要設(shè)計合理，它總是可以自動地、完全地去測試被測是否工作正常，從而實現(xiàn)自動檢測。

四大邏輯芯片供應(yīng)商談FPGA設(shè)計四大邏輯芯片供應(yīng)商談FPGA設(shè)計。管腳分配的一個典型順序可以是：1. 全局/局部時鐘輸入管腳和FPGA配置管腳；Actel： Actel已經(jīng)為多代基于閃存的FPGA器件(從ProASIC到ProASIC Plus到ProASIC3)提供了獨一無二的管腳兼容移植功能。Altera：如果從一個FPGA轉(zhuǎn)移到另一個相同系列的FPGA，我們提供管腳移植。其中一個例子是在Actel Fusion混合信號FPGA上多個IP模塊間時鐘和內(nèi)存資源的高效共享。

FPGA設(shè)計時常用的開發(fā)工具FPGA設(shè)計時常用的開發(fā)工具 FPGA開發(fā)工具包括軟件工具和硬件工具兩種。１）ISE 　　 集成開發(fā)環(huán)境，硬件設(shè)計工具　?。玻〦DK 　　嵌入式系統(tǒng)開發(fā)工具，硬件到軟件設(shè)計的整個嵌入式系統(tǒng)設(shè)計　?。常㏒ystem Generator 　　數(shù)字信號處理開發(fā)軟件，利用Simulink建模和仿真環(huán)境來實現(xiàn)FPGA設(shè)計 　?。矗〤hipScope 　　嵌入式邏輯分析儀用于在上板測試過程中采集并觀察芯片內(nèi)部信號，以便于調(diào)試。

二進(jìn)制格雷碼與自然二進(jìn)制碼的互換.(Verilog)格雷碼: 任意兩個相鄰的代碼之間, 只有一位二進(jìn)制數(shù)不同的BCD碼. 常用在大于24個狀態(tài)的狀態(tài)機設(shè)計中. 一. 自然二進(jìn)制碼轉(zhuǎn)換為二進(jìn)制格雷碼原理: 若二進(jìn)制碼表示為: B[N-1]B[N-2]...B[2]B[1]B[0];相應(yīng)地, 則二進(jìn)制格雷碼表示為: G[N-1]G[N-2]...G[2]G[1]G[0].其中最高位保留: G[N-1] = B[N-1];其他各位: G[i] = B[i+1] xor B[i]. (i = 0, 1, 2, ..., n-2) Binary_to_Gray.v / Verilog.

大多數(shù)硬件設(shè)計人員對verilog的testbench比較熟悉，那是因為verilog被設(shè)計出來的目的就是為了用于測試使用，也正是因為這樣verilog的語法規(guī)則才被設(shè)計得更像C語言，而verilog發(fā)展到后來卻因為它更接近C語言的語法規(guī)則，設(shè)計起來更加方便，不像VHDL那也死板嚴(yán)密，所以verilog又漸漸受到硬件設(shè)計者們的青睞。上圖事例為了說明行變量與各個變量之間的轉(zhuǎn)換，行變量可與任何變量類型進(jìn)行轉(zhuǎn)換，并且原樣輸出到指定文件中。

PCM文件：模擬音頻信號經(jīng)模數(shù)轉(zhuǎn)換（A/D變換）直接形成的二進(jìn)制序列，該文件沒有附加的文件頭和文件結(jié)束標(biāo)志。那么，現(xiàn)在我們就可以得到pcm文件所占容量的公式：　　　　　存儲量=(采樣頻率*采樣位數(shù)*聲道)*時間/8(單位：字節(jié)數(shù))　　例如，數(shù)字激光唱盤(CD－DA，紅皮書標(biāo)準(zhǔn))的標(biāo)準(zhǔn)采樣頻率為44.lkHz，采樣數(shù)位為16位，立體聲(2聲道)，可以幾乎無失真地播出頻率高達(dá)22kHz的聲音，這也是人類所能聽到的最高頻率聲音。

ROM、RAM、DRAM、SRAM和FLASH的區(qū)別

辦公室禮儀123.名片禮儀。遞送名片時應(yīng)用雙手拇指和食指執(zhí)名片兩角，讓文字正面朝向?qū)Ψ?，接名片時要用雙手，并認(rèn)真看一遍上面的內(nèi)容。如果接下來與對方談話，不要將名片收起來，應(yīng)該放在桌子上，并保證不被其他東西壓起來，這會使對方感覺你很重視他。參加會議時，應(yīng)該在會前或會后交換名片，不要在會中擅自與別人交換名片。電話禮儀 在接聽電話時你所代表的公司而不是個人，所以不僅要言語文明、音調(diào)適中，更要讓對方能感受到你的微笑。

一、感謝為了加深招聘人員對你的印象，增加求職成功的可能性，面試后兩天內(nèi)，你最好給招聘人員打個電話或?qū)懛庑疟硎局x意。感謝信要簡潔，最好不超過一頁。感謝信的中間部分要重申你對該公司、該職位的興趣，增加些對求職成功有用的事實內(nèi)容，盡量修正你可能留給招聘人員的不良印象。感謝信的結(jié)尾可以表示你對自己的素質(zhì)能符合公司要求的信心，主動提供更多的材料，或表示能有機會為公司的發(fā)展壯大做出貢獻(xiàn)。

經(jīng)典語錄經(jīng)典語錄作者：蘇國珍日期：2011-11-23 19:12:06.經(jīng)典語錄1: 哈佛有一個著名的理論：人的差別在于業(yè)余時間，而一個人的命運決定于晚上8點到10點之間。經(jīng)典語錄2: 無論你的收入是多少，記得分成五份進(jìn)行規(guī)劃投資：增加對身體的投資，讓身體始終好用；經(jīng)典語錄6: 你改變不了環(huán)境，但你可以改變自己；經(jīng)典語錄13: 生命中，有些人來了又去，有些人去而復(fù)返，有些人近在咫尺，有些人遠(yuǎn)在天涯，有些人擦身而過，有些人一路同行。

怎樣提高自己的團隊合作能力怎樣提高自己的團隊合作能力作者：張秀洋日期：2010-6-8 10:33:32.我們又該如何提升自己的團隊合作能力呢？有了敬業(yè)精神，才能把團隊的事情當(dāng)成自己的事情，有責(zé)任心，發(fā)揮自己的聰明才智，為實現(xiàn)團隊的目標(biāo)而努力。第五、要培養(yǎng)自己的全局觀念 團隊精神不反對個性張揚，但個性必須與團隊的行動一致，要有整體意識、全局觀念，考慮團隊的需要。在團隊之中，要勇于承認(rèn)他人的貢獻(xiàn)。

IT職業(yè)規(guī)劃選技術(shù)路線還是管理路線之：傻瓜版 （轉(zhuǎn)帖）IT職業(yè)規(guī)劃選技術(shù)路線還是管理路線之：傻瓜版類別 職業(yè)規(guī)劃 IT經(jīng)驗人士 發(fā)布于 2011-01-03 16:21 評論(15) 原文鏈接 IT職業(yè)規(guī)劃讓很多人為了選擇技術(shù)路線還是管理路線很糾結(jié)，他們做了很多遍性格測評，還看了幼兒園版職業(yè)規(guī)劃，還有技術(shù)人員平滑升級職業(yè)規(guī)劃，但還是一頭霧水。2. 喜歡技術(shù)的（即使溝通能力也很強，但偏喜歡技術(shù)），喜歡鉆研算法和框架的，走技術(shù)路線。

雙口RAM,雙口RAM特，工作方式，應(yīng)用|維庫電子通雙口RAM　　雙口RAM，即共享式多端口存儲器，是在一個SRAM 存儲器上具有兩套完全獨立的數(shù)據(jù)線、地址線和讀寫控制線，并允許兩個獨立的系統(tǒng)同時對該存儲器進(jìn)行隨機性的訪問。雙口RAM可用于提高RAM的吞吐率，適用于作于實時的數(shù)據(jù)緩存。假設(shè)左端CPU向3FFH寫入信令，將由寫信號和地址選通信號觸發(fā)右端的中斷輸出，只有當(dāng)右端的CPU響應(yīng)中斷并讀取3FFH信令字單元，其中斷才被雙口RAM撤消。

DRAM, SRAM, SDRAM 的關(guān)系與區(qū)別DRAM, SRAM, SDRAM 的關(guān)系與區(qū)別。SRAM比DRAM訪問速度快的另外一個原因是SRAM可以一次接收所有的地址位，而DRAM則使用行地址和列地址復(fù)用的結(jié)構(gòu)。DRAM的耗電低，SRAM耗電大。從功能上分，SRAM可以分為異步SRAM和同步SRAM（SSRAM）。DRAM和SDRAM由于實現(xiàn)工藝問題，容量較SRAM大，但是讀寫速度不如SRAM。SRAM不應(yīng)該與SDRAM相混淆，SDRAM代表的是同步DRAM（Synchronous DRAM），這與SRAM是完全不同的。