源文檔：https://wenku.baidu.com/view/5d0cd0d726fff705cc170a31.html

一、阻抗介紹

1、特性阻抗的定義：在某一頻率下，電子器件傳輸信號線中，相對某一參考層，其高頻信號或電磁波在傳播過程中所受的阻力稱之為特性阻抗，它是電阻抗，電感抗，電容抗……的一個矢量總和。

2、特性阻抗的分類：單端(線)阻抗、差分(動)阻抗、共面阻抗。

        單端(線)阻抗：英文Single Ended Impedance ,指單根信號線測得的阻抗。

        差分(動)阻抗：英文Differential?Impedance,指差分驅動時在兩條等寬等間距的傳輸線中測試到的阻抗。

        共面阻抗：英文Coplanar?Impedance?,指信號線在其周圍GND/VCC(信號線到其兩側GND/VCC間距相等)之間傳輸時所測試到的阻抗。

3、需要阻抗設計的條件：當信號在PCB 導線中傳輸時，若導線的長度接近信號波長的1/7，此時的導線便成為信號傳輸線，一般信號傳輸線均需做阻抗控制。PCB 制作時，依客戶要求決定是否需管控阻抗，若客戶要求某一線寬需做阻抗控制，生產時則需管控該線寬的阻抗。

4、當信號在PCB 上傳輸時，PCB 板的特性阻抗必須與頭尾元件的電子阻抗相匹配，一但阻抗值超出公差，所傳出的信號能量將出現反射、散射、衰減或延誤等現象，從而導致信號不完整，信號失真。

5、阻抗的影響因素：

1）、Er：介質介電常數，與阻抗值成反比，介電常數按新提供的《板材介電常數表》計算。

2）、H1，H2，H3...線路層與接地層間介質厚度,與阻抗值成正比。

3）、W1:阻抗線線底寬度；W2:阻抗線線頂寬度,與阻抗成反比。
        A:當內層底銅為1oz 時W1=W2+0.5mil；當內層底銅為2oz 時，W1=W2+1.2mil 。
        B:外層底銅為1oz,W1=W2+1.2mil;當外層底銅為2oz 時,W1=W2+1.6mil。

4）、T:銅厚,與阻抗值成反比。
       A：內層為基板銅厚,Hoz 按15um 計算;1oz 按30um 計算;2oz 按65um 計算.
       B:外層為銅箔厚度+鍍銅厚度,依據孔銅規(guī)格而定,當底銅為Hoz,孔銅(平均20um，最小18um )時,表銅按45um 計算；孔銅（平均25um，最小20um）時，表銅按50um 計算；孔銅單點最小25um 時，表銅按55um 計算。
       C:當底銅為1oz,孔銅(平均20um，最小18um )時,表銅按55um 計算；孔銅（平均25um，最小20um）時，表銅按60um 計算；孔銅單點最小25um時，表銅按65um 計算。

5）、S:相鄰線路與線路之間的間距,與阻抗值成正比（差動阻抗）。

6）、C1:基材阻焊厚度,與阻抗值成反比；
C2:線面阻焊厚度,與阻抗值成反比；
C3:線間阻焊厚度,與阻抗值成反比；
CEr:阻焊介電常數，與阻抗值成反比。
A:印一次阻焊油墨，C1 值為30um ，C2 值為12um ，C3 值為30um。
B:印兩次阻焊油墨，C1 值為60um ，C2 值為25um ，C3 值為60um。
C:Cer(阻焊介電常數):按3.4 計算。

6、阻抗設計流程：

二、常見的單端(線)阻抗計算模式

1、Surface Microstrip

適用范圍：外層沒有涂阻焊油前阻抗計算。

H1：外層到VCC/GND 間的介質厚度，不含銅箔厚度。

T1：線路銅厚，包括基板銅厚+電鍍銅厚。

2、Coated Microstrip

適用范圍：外層涂了阻焊油之后的阻抗計算

CEr：阻焊介電常數

C1: 基材阻焊厚度

C2:線面阻焊厚度

三、常見的差分(動)阻抗計算模式

1、Edge-Coupled Coated Microstrip 1B

適用范圍：外層阻焊后差動阻抗計算

S1：差動阻抗線間隙

2、Edgd-Coupled Offset Stripline 1B1A

適用范圍：兩個VCC/GND 夾一個線路層之阻抗計算;

H1:線路層到較近之VCC/GND 間距離

H2:線路層到較遠之VCC/GND 間距離+阻抗線路層銅厚

四、常見的共面阻抗計算模式

1、Coated Coplanar Waveduide 1B

適用范圍：阻焊后單線共面阻抗，參考層與阻抗線在同一層面，即阻抗線被周圍GND/VCC 包圍，周圍GND/VCC 即為參考層面。而次外層（innerlayer 2）為線路層，非GND/VCC（即非參考層）。

2、Diff Coated Coplanar Waveguide With Ground 1B

適用范圍：阻焊后差分共面阻抗，參考層為同一層面的GND/VCC 和次外層GND/VCC 層。（阻抗線被周圍GND/VCC 包圍，周圍GND/VCC 即為參考層面）。