先寫在最前面，也就是小編一點(diǎn)感觸。在很多的半導(dǎo)體芯片介紹里，經(jīng)?？煽吹讲捎昧硕嗌俣嗌偌{米的制程，見多了，久而久之就已經(jīng)習(xí)慣，不就是一個參數(shù)嘛，也沒什么重要的，多少年過去了，對FinFET與FD-SOI制程一知半解的，也說不上來。那么到底什么是FinFET？它的作用是什么？為什么讓這么多國際大廠趨之若騖呢？

首先什么是FinFET？

FinFET稱為鰭式場效應(yīng)晶體管（Fin Field-Effect Transistor）是一種新的互補(bǔ)式金氧半導(dǎo)體（CMOS）晶體管。FET 的全名是“場效電晶體”，先從大家較耳熟能詳?shù)摹癕OS”來說明。MOS 的全名是“金屬－氧化物－半導(dǎo)體場效電晶體（Metal Oxide Semiconductor Field Effect Transistor，MOSFET）”，構(gòu)造如圖一所示，左邊灰色的區(qū)域（矽）叫做“源極（Source）”，右邊灰色的區(qū)域（矽）叫做“汲極（Drain）”，中間有塊金屬（綠色）突出來叫做“閘極（Gate）”，閘極下方有一層厚度很薄的氧化物（黃色），因?yàn)橹虚g由上而下依序?yàn)榻饘伲∕etal）、氧化物（Oxide）、半導(dǎo)體（Semiconductor），因此稱為“MOS”。

再來看工作原理

FinFET閘長已可小于25nm，未來預(yù)期可以進(jìn)一步縮小至7nm，約是人類頭發(fā)寬度的1萬分之1。由于在這種導(dǎo)體技術(shù)上的突破，未來芯片設(shè)計(jì)人員可望能夠?qū)⒊売?jì)算機(jī)設(shè)計(jì)成只有指甲般大小。

FinFET源自于傳統(tǒng)標(biāo)準(zhǔn)的晶體管—場效晶體管的一項(xiàng)創(chuàng)新設(shè)計(jì)。在傳統(tǒng)晶體管結(jié)構(gòu)中，控制電流通過的閘門，只能在閘門的一側(cè)控制電路的接通與斷開，屬于平面的架構(gòu)。在FinFET的架構(gòu)中，閘門成類似魚鰭的叉狀3D架構(gòu)，可于電路的兩側(cè)控制電路的接通與斷開。這種設(shè)計(jì)可以大幅改善電路控制并減少漏電流，也可以大幅縮短晶體管的閘長。

補(bǔ)充一下MOSFET工作原理

MOSFET 的工作原理很簡單，電子由左邊的源極流入，經(jīng)過閘極下方的電子通道，由右邊的汲極流出，中間的閘極則可以決定是否讓電子由下方通過，有點(diǎn)像是水龍頭的開關(guān)一樣，因此稱為“閘”；電子是由源極流入，也就是電子的來源，因此稱為“源”；電子是由汲極流出，看看說文解字里的介紹：汲者，引水于井也，也就是由這里取出電子，因此稱為“汲”。

所有大型晶圓代工廠都已宣布FinFET技術(shù)為其最先進(jìn)的工藝。Intel在22 nm節(jié)點(diǎn)上采用該晶體管1，TSMC在其16 nm工藝上使用2，而Samsung和GlobalFoundries則將其用于14 nm工藝中。

與其他所有新技術(shù)一樣，F(xiàn)inFET工藝包含一種與學(xué)習(xí)如何使用其進(jìn)行設(shè)計(jì)相關(guān)的成本。由于FinFETs是一種完全不同的晶體管，問題變成，這種改變是漸進(jìn)的（典型學(xué)習(xí)成本）還是革命性的（顯著學(xué)習(xí)成本）。

FinFET新境界

MOSFET 的結(jié)構(gòu)自發(fā)明以來，到現(xiàn)在已使用超過 40 年，當(dāng)閘極長度縮小到 20 納米以下的時候，遇到了許多問題，其中最麻煩的是當(dāng)閘極長度愈小，源極和汲極的距離就愈近，閘極下方的氧化物也愈薄，電子有可能偷偷溜過去產(chǎn)生“漏電”；另外一個更麻煩的問題，原本電子是否能由源極流到汲極是由閘極電壓來控制的，但是閘極長度愈小，則閘極與通道之間的接觸面積愈小，也就是閘極對通道的影響力愈小，要如何才能保持閘極對通道的影響力呢？

因此美國加州大學(xué)伯克萊分校胡正明、Tsu-Jae King-Liu、Jeffrey Bokor 等三位教授發(fā)明了“鰭式場效電晶體（Fin Field Effect Transistor，F(xiàn)inFET）”，把原本 2D 構(gòu)造的 MOSFET 改為 3D 的 FinFET，如圖二所示，因?yàn)闃?gòu)造很像魚鰭，因此稱為“鰭式（Fin）”。

由圖中可以看出原本的源極和汲極拉高變成立體板狀結(jié)構(gòu)，讓源極和汲極之間的通道變成板狀，則閘極與通道之間的接觸面積變大了（圖二黃色的氧化物與下方接觸的區(qū)域明顯比圖一紅色虛線區(qū)域還大），這樣一來即使閘極長度縮小到 20 納米以下，仍然保留很大的接觸面積，可以控制電子是否能由源極流到汲極，因此可以更妥善的控制電流，同時降低漏電和動態(tài)功率耗損。

另外，從模擬或IP設(shè)計(jì)人員的角度來看，上述設(shè)計(jì)方法（鰭片由晶圓代工廠實(shí)施）并非首選模型。這些設(shè)計(jì)人員希望能獲得更大的自由度，以減少滲漏、匹配驅(qū)動能力、提高頻率響應(yīng)以及推動電氣和幾何限制，而這些都是固定鰭片無法做到的。根據(jù)其性質(zhì)，這種設(shè)計(jì)是定制的，而無法控制鰭片數(shù)量或大小對于其中很多設(shè)計(jì)人員來說是非常別扭。

對于從28nm或以上工藝跳到FinFET工藝的定制、模擬或IP設(shè)計(jì)人員來說，這種設(shè)計(jì)是革命性的，但不一定是字面上的“全新改良”。雖然有工具創(chuàng)新來緩和這種過渡，進(jìn)行這種設(shè)計(jì)的方法與其習(xí)慣的設(shè)計(jì)手法相比可能更顯嚴(yán)格。采用傳統(tǒng)MOSFET工藝，這些設(shè)計(jì)人員設(shè)計(jì)定制化的晶體管包括定制其尺寸和方向。對于FinFET，設(shè)計(jì)人員將通過更少的變量來達(dá)成所需的電氣響應(yīng)。有人懷疑是否可以通過FinFET 工藝來完成先進(jìn)的模擬設(shè)計(jì)，而關(guān)于此問題，已經(jīng)有很多人討論過了。答案是肯定的，但需要對設(shè)計(jì)方法進(jìn)行重大改變，且可能需要更多的實(shí)驗(yàn)。

FinFET與FD-SOI工藝大PK

在我們大多數(shù)人“非黑即白”、“非此即彼”的觀念里，半導(dǎo)體廠商應(yīng)該不是選擇FinFET就是FD-SOI工藝技術(shù)；不過既然像是臺積電（TSMC）、 GlobalFoundrie或三星（Samsung）等晶圓代工廠，必須要同時提供以上兩種工藝產(chǎn)能服務(wù)客戶，有越來越多半導(dǎo)體制造商也正在考慮也致力提供“兩全其美”的工藝技術(shù)。

FD- SOI工藝需要傳感器整合，28納米節(jié)點(diǎn)具備所需的RF與模擬功能，能讓許多可穿戴式設(shè)備在鏈接性與低功耗方面取得具吸引力的平衡，各個節(jié)點(diǎn)的是FD-SOI在40納米節(jié)點(diǎn)與28納米節(jié)點(diǎn)，F(xiàn)inFET則是更先進(jìn)的節(jié)點(diǎn)如14~16納米節(jié)點(diǎn)。在工藝微縮以及成本的優(yōu)化方面，將看我們能如何有效地利用FD-SOI與FinFET?！?/p>

圖中顯示在SOI上的FinFET之鰭式晶體管如何能被更好的隔離，以及無期限的通道如何簡化了工藝步驟

意法半導(dǎo)體是選擇FD-SOI優(yōu)先于FinFET，前者是藉由在晶體管（BOX）之下放置一層薄的絕緣體，因此讓未摻雜的通道達(dá)到全空乏，將泄漏電流縮減到最小。不過FD-SOI還有一個通常被忽視的優(yōu)勢，是極化 BOX下方基板的能力，也就是“順向基底偏壓”。順向基底偏壓在功耗與性能折衷的優(yōu)化方面非常有效率，而且藉由在運(yùn)作過程中改變偏置電壓，設(shè)計(jì)工程師能讓他們的晶體管在不使用時達(dá)到超低功耗，但又能在速度如常時于關(guān)鍵時刻達(dá)到超高效能。

設(shè)計(jì)者關(guān)注寫什么

對于大多數(shù)晶圓代工廠來說，16nm和14 nm的后道工序（BEOL）結(jié)構(gòu)與20 nm節(jié)點(diǎn)的一樣。20nm采用了雙重曝光（DP）4，對設(shè)計(jì)和制造界產(chǎn)生了極大影響。DP推動了設(shè)計(jì)流程的變化，是EDA工具在設(shè)計(jì)、驗(yàn)證、寄生參數(shù)提取和分析方面變化的催化劑。

DP的挑戰(zhàn)就發(fā)生在最近。三重曝光或多重曝光業(yè)已到來，但并非用于現(xiàn)有的FinFET工藝。由于BEOL與20nm相同，設(shè)計(jì)人員最需學(xué)習(xí)并了解前道工序幾何形狀的變化。

第一次看到這些器件時，大部分設(shè)計(jì)人員會問以下問題：

1. 如何設(shè)計(jì)？

2. 一個器件應(yīng)包含多少鰭片？

3. 鰭片尺寸/間距應(yīng)該是多少？

4. 如何獲取所需信息來了解幾何形狀與電氣性能的折衷方案？

通常設(shè)計(jì)人員，尤其是數(shù)字設(shè)計(jì)人員，在權(quán)衡晶體管結(jié)構(gòu)和電氣性能時將寬度、長度和面積作為參數(shù)進(jìn)行考量。FinFET設(shè)計(jì)的性質(zhì)可能極大地改變這一切。幸運(yùn)的是，大多數(shù)晶圓代工廠已考慮到這一點(diǎn)，并為FinFET工藝開發(fā)了一種與20nm及以上工藝相同的設(shè)計(jì)方法。

掌握FinFET 技術(shù)就是掌握市場

自英特爾公司推出了商業(yè)化的FinFET，使用在其22納米節(jié)點(diǎn)的工藝上。從Intel Core i7-3770之后的22納米的處理器均使用了FinFET技術(shù)。由于FinFET具有功耗低，面積小的優(yōu)點(diǎn)，TSMC等主要半導(dǎo)體代工也推出自己的FinFET晶體管，為未來的移動處理器等提供更快，更省電的處理器。

簡而言之，鰭式場效電晶體是閘極長度縮小到 20 納米以下的關(guān)鍵，擁有技術(shù)的制程與專利，才能確保未來在半導(dǎo)體市場上的競爭力，這也是讓許多國際大廠趨之若騖的主因。