|
本公眾號(hào)【讀芯樹：duxinshu_PD】主要介紹數(shù)字集成電路物理設(shè)計(jì)相關(guān)知識(shí)，才疏學(xué)淺，如有錯(cuò)誤，歡迎指正交流學(xué)習(xí)。 這是集成電路物理設(shè)計(jì)的第六個(gè)系列【Physical Verification】的第三篇文章，本篇文章主要介紹LVS其他相關(guān)內(nèi)容： Self_Heating-Effect Extraction 打開“SELF_HEATING_EFFECT_EXTRACTION”開關(guān)，將會(huì)提取器件的“odind” 'gpocrdx' 'gpocrdy' 參數(shù)，這些參數(shù)可以用于后仿中檢查SHE multi-finger效應(yīng)。 odind: index of each OD。 gpocrdx, gpocrdy: x,y為每個(gè)器件的中心坐標(biāo)點(diǎn)。
Number of Fin Handing
NF Handing in Model BSIM4 planar model: w = w_total = nf*w_single 
BSIMCMG FinFET model: nfin = nfin_single 
FinFET NF handing in LVS 在進(jìn)行LVS驗(yàn)證時(shí)，需要將'nf'轉(zhuǎn)換為對(duì)等的'm'：m'=m*nf 例如：原始網(wǎng)表為: M1 D G S B nch nfin=3 l=0.02 nf=2 m=3，轉(zhuǎn)化為：M1 D G S B nch nfin=3 l=0.02 m=6 FinFET MOS Parallel Reduction: 在LVS驗(yàn)證時(shí)，需要將并聯(lián)的MOS管改為一個(gè)等效寬度的MOS管進(jìn)行LVS驗(yàn)證。 例如：在layout中，有兩個(gè)nfin=3的并聯(lián)MOS，總的nfin=6，在網(wǎng)表中就只有一個(gè)nfin=6的MOS管，在進(jìn)行LVS驗(yàn)證時(shí)，需要將layout中的兩個(gè)MOS合并，開啟“LVS_REDUCE_PARALLEL_MOS” 開關(guān)（default: off），nfin = sum(nfin)。 
Flicker Noise Corner Extraction
Unrecognized Device Checking
不能識(shí)別的器件檢查可以通過switch 'unrecognized_device_checking'控制，默認(rèn)是關(guān)閉的。 不同器件的識(shí)別層通過foundary DRM truth table來確定。 例如：unrecognized MOS > MOS with both VTS_N和VTS_P layers 
PSUB2 Layer Usage
PSUB2是LVS dummy laryer，用于隔離單獨(dú)的p-well，以waived多電壓域中SoftCheck Errors。 PSUB2不是一層制造的mask layer，只是一個(gè)表記識(shí)別層，并不能實(shí)現(xiàn)在物理上進(jìn)行p-well的隔離作用。 PSUB2可以將某個(gè)區(qū)域單獨(dú)隔離，以防止出現(xiàn)soft connect error： 
Isolated PSUB 建議： 一般情況不建議customer使用PSUB2來隔離PSUB區(qū)域。 如果需要使用PUSB2，需要設(shè)計(jì)人員和layout人員確認(rèn)。 最好使用DNW層隔離NWell。 
PSUB2 Region識(shí)別：PSUB2 = PSUB2 NOT (SRDOD CUT PSUB2) 
參考文獻(xiàn)
|
