|
Load Switch，即為負(fù)載開關(guān)?；驹硎峭ㄟ^控制引腳實(shí)現(xiàn)對(duì)電源的打開和關(guān)斷。負(fù)載開關(guān)可用使用分離式器件搭建，也可以使用集成IC來實(shí)現(xiàn)。本篇文章將介紹下負(fù)載開關(guān)的基本原理參數(shù)以及分立式與集成式之間的對(duì)比。 原理 大部分負(fù)載開關(guān)包括4個(gè)引腳分為是控制引腳，輸入電壓引腳，輸出電壓引腳，接地引腳。其內(nèi)部核心器件就是開關(guān)管，現(xiàn)在一般是由MOSFET組成，可以是N-MOS也可以是P-MOS。
N-MOS/P-MOS架構(gòu)負(fù)載開關(guān)對(duì)比 常見的N-MOS負(fù)載開關(guān)如下，相對(duì)于P-MOS，使用N-MOS負(fù)載開關(guān)的一些特點(diǎn)：
常見的P-MOS負(fù)載開關(guān)如下，目前絕大多數(shù)負(fù)載開關(guān)均使用P-MOS框架，其最大特點(diǎn)就是：控制簡(jiǎn)單，不需要外置電荷泵升壓電路，靜態(tài)電流小。
常見分立式負(fù)載開關(guān)電路 1. 單PMOS 電路如下所示，使用單個(gè)PMOS管，其中ON控制引腳通過拉低將P-MOS管導(dǎo)通。
該電路下打開瞬間對(duì)應(yīng)的波形變化如下所示：
根據(jù)電路與波形圖該電路特點(diǎn)如下：
2. PMOS+NMOS/NPN 電路示意如下，使用NMOS/NPN控制引腳，當(dāng)ON拉高時(shí)P-MOS導(dǎo)通。
根據(jù)電路與波形圖該電路特點(diǎn)如下：
3. PMOS+NMOS/NPN+電容 電路示意如下，在方式2基礎(chǔ)上加一顆電容。可以增加啟動(dòng)時(shí)間，減少浪涌電流。
該電路下打開瞬間對(duì)應(yīng)的波形變化如下所示：
根據(jù)電路與波形圖該電路特點(diǎn)如下：
集成式負(fù)載開關(guān)電路 電路示意如下，內(nèi)部集成電路。復(fù)雜度降低，浪涌電流得到控制。
該電路下打開瞬間對(duì)應(yīng)的波形變化如下所示：
根據(jù)電路與波形圖該電路特點(diǎn)如下：
總結(jié)：通過以上對(duì)比分析，對(duì)分立式與集成式負(fù)載開關(guān)特點(diǎn)有了基本認(rèn)識(shí)了解。在實(shí)際設(shè)計(jì)過程中，需要根據(jù)實(shí)際應(yīng)用場(chǎng)景設(shè)計(jì)該部分電路。 負(fù)載開關(guān)基本參數(shù)
該參數(shù)決定了負(fù)載開關(guān)的壓降和功耗， R O N R_{ON} RON越大，負(fù)載開關(guān)壓降越大，功耗越高。
確定輸入電壓范圍，以及負(fù)載電流的大小。
關(guān)斷電流是控制引腳ON被禁用時(shí)的電流，在一些電池供電場(chǎng)合，大部分場(chǎng)景負(fù)載開關(guān)是關(guān)斷狀態(tài)，這時(shí)候關(guān)斷電流指標(biāo)就很重要。靜態(tài)電流是負(fù)載開關(guān)接通無負(fù)載時(shí)自身消耗電流。
上升時(shí)間因器件而異，根據(jù)具體應(yīng)用選擇。上升時(shí)間越短，浪涌電流較大。
一些負(fù)載開關(guān)具有內(nèi)部電阻，該電阻會(huì)在開關(guān)關(guān)斷時(shí)將輸出拉至地，以避免輸出浮空。
根據(jù)Q=CU，浪涌電流計(jì)算公式如下： I I N R U S H = C L ? d V O U T d t I_{INRUSH}=C_L * \frac{dV_{OUT}}{dt} IINRUSH=CL?dtdVOUT I
I
N
R
U
S
H
I_{INRUSH}
IINRUSH=
C
L
C_L
CL產(chǎn)生的浪涌電流的大小 浪涌電流是由VOUT上的總電容和VOUT電壓變化率決定。因此，需要控制負(fù)載開關(guān)的上升時(shí)間。
輸入電壓和負(fù)載電流是計(jì)算負(fù)載開關(guān)功耗所必需的,計(jì)算公式如下，當(dāng)負(fù)載電流很大時(shí)，可以忽略 I Q I_Q IQ。 P D = V I N ? I Q + I L O A D 2 ? R O N P_D=V_{IN}*I_Q+I^2_{LOAD}*R_{ON} PD=VIN?IQ+ILOAD2?RON 參考 |
|
|
