JESD204B(1)

AMS1117LIB 2022-05-19 發(fā)布于上海

展開全文

1. 簡介
2. 分層簡介
3. 總結(jié)
參考文獻

1. 簡介

JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器（ADC和DAC）和邏輯器件的高速串行接口，該標準的 B 修訂版支持高達 12.5 Gbps串行數(shù)據(jù)速率（目前C修訂版已經(jīng)發(fā)布，即JESD204C），并可確保 JESD204 鏈路具有可重復(fù)的確定性延遲。隨著高速ADC跨入GSPS范圍，與FPGA（定制ASIC）進行數(shù)據(jù)傳輸?shù)氖走x接口協(xié)議是JESD204B。

在上一篇有關(guān)SerDes的博客《SerDes基礎(chǔ)知識總結(jié)》中提到，JESD204B的物理層是基于SerDes的，所以JESD204B理所當然的繼承了SerDes的優(yōu)點，即：

更小的封裝尺寸與更低的封裝成本
簡化的 PCB 布局與布線
高靈活布局
擴展能力強：該接口能夠自適應(yīng)不同數(shù)據(jù)轉(zhuǎn)換器分辨率。

那么JESD204B有什么缺點呢？第一個缺點就是：復(fù)雜！真要對接口理解透徹的話，需要閱讀很多資料。第二個缺點：有一定的時延，不適用于實時性要求高的場合，因為數(shù)據(jù)從發(fā)送到接收有一定的延遲。

JESD204B與PCIE類似，其標準是一種分層規(guī)范，規(guī)范中的各層都有自己的功能要完成。如下圖所示為JESD204B的分層框圖。

下面就一一介紹各層完成的基本功能。

2. 分層簡介

2.1 應(yīng)用層（Application Layer）

通過應(yīng)用層可以實現(xiàn)特殊用戶配置。參考文獻1中提到：

對于需要以不同于N'（每個樣本傳輸?shù)奈粩?shù)）的樣本大小傳輸數(shù)據(jù)的ADC，以獨特方式配置應(yīng)用層可能有利?？梢詫⒍鄠€樣本重新包裝，從而降低通道速率，提高鏈路整體效率。

我的理解是：當多個發(fā)送器模塊和一個接收器模塊連接時，如果發(fā)送器（ADC）的樣本大小不一致，在接收端可以進行特殊配置，通過補位或者合包的方式，使每一個接受的數(shù)據(jù)包大小都相同？（PS：待實際調(diào)試接口后再來理解這一個功能）

2.2 傳輸層（Transport Layer）

傳輸層根據(jù)給定器件已定義的鏈路配置參數(shù)，決定如何包裝來自ADC的數(shù)據(jù)，即LMFS參數(shù)配置，四個字母代表最主要的四個參數(shù)，收發(fā)兩端協(xié)商好之后（ADC會將參數(shù)發(fā)給FPGA，雙方會進行校驗），就按規(guī)則進行組包和解包。在下一篇博客JESD204B(2)——理解鏈路配置參數(shù)中，著重說明了配置參數(shù)的含義以及參數(shù)是如何影響鏈路組包以及傳輸速率的，這是理解JESD204B的重點之一。用下圖來大概說明一下傳輸層的作用，8個ADC通過一定的方式組合在4條鏈路中進行傳輸。

2.3 數(shù)據(jù)鏈路層（Data Link Layer）

數(shù)據(jù)鏈路層主要是完成鏈路建立和數(shù)據(jù)編碼（編碼有的時候有劃分在物理層中）。數(shù)據(jù)編碼主要是加擾（可選）和8B/10B編碼，其主要作用在《SerDes基礎(chǔ)知識總結(jié)》中有介紹，這里就不再贅述。鏈路建立是也是JESD204B重點掌握的知識之一。

數(shù)據(jù)鏈路層通過鏈路建立過程同步JESD204B鏈路。鏈路建立包括三個不同階段：

代碼組同步（CGS）

在代碼組同步（Code Group Synchronization，CGS）期間，各接收器（FPGA）必須利用時鐘和數(shù)據(jù)恢復(fù)（CDR）技術(shù)，在ADC傳來的輸入數(shù)據(jù)流中找到K28.5字符。一旦在所有鏈路通道上檢測到某一數(shù)量的連續(xù)K28.5字符，接收器模塊就會解除置位送至發(fā)送器模塊的SYNC~ 信號。在發(fā)送端捕獲到SYNC~ 的變化后，JESD204A和JESD204B的處理會略有不同。在JESD204A中，發(fā)送模塊捕捉SYNC~ 信號的變化，經(jīng)過固定數(shù)量的幀時鐘之后，ILAS就會啟動。在JESD204B中，發(fā)送模塊捕捉SYNC~ 信號的變化，并在下一個本地多幀時鐘（LMFC）邊界上啟動ILAS。

初始通道對齊序列（ILAS）

ILAS（Initial Lane Alignment Sequence）的主要作用是對齊鏈路的所有通道，驗證鏈路參數(shù)，以及確定幀和多幀邊界在接收器的輸入數(shù)據(jù)流中的位置。

ILAS由4個或更多多幀組成。第一、第三和第四個多幀以/R/字符開始，以/A/字符結(jié)束。第二個多幀包含/R/和/Q/字符，隨后是鏈路參數(shù)。/Q/字符表示之后的數(shù)據(jù)是鏈路配置參數(shù)。如果接收器需要，ILAS可以添加其它多幀。最后一個ILAS多幀的最后一個/A/字符出現(xiàn)后，用戶數(shù)據(jù)開始。

用戶數(shù)據(jù)

在這一階段，用戶數(shù)據(jù)根據(jù)發(fā)送器(ADC)中定義并轉(zhuǎn)發(fā)到接收器(FPGA)的鏈路參數(shù)，以流形式從發(fā)送器傳輸?shù)浇邮掌?。達到用戶數(shù)據(jù)階段后，如果需要，通過數(shù)據(jù)鏈路中的字符替換可以監(jiān)視并糾正幀和通道對齊。

如下圖所示，為整個鏈路層數(shù)據(jù)鏈路建立的圖示。實際上鏈路層除了要理解協(xié)議之外，還有理解對齊過程中各信號的時序關(guān)系，包括SYNC~ 、 LMFC，后面有時間再專門梳理指示信號和同步時鐘的關(guān)系。

2.4 物理層（Physical Layer）

在物理層中，數(shù)據(jù)進行串行化，8B/10B編碼數(shù)據(jù)以線路速率發(fā)送和接收。JESD204的物理層實際上就是SerDes結(jié)構(gòu)，具體可參見《SerDes基礎(chǔ)知識總結(jié)》。在物理層主要是要關(guān)注電氣特性，通過眼圖來測量信號完整性。

3. 總結(jié)

這篇博客基本上我是看了很多資料，稍微對JESD204B有一定的理解之后，從參考文獻1中篩選出來的有助的快速入門的內(nèi)容。實際上理解透JESD204B還有很多知識點要學(xué)習(xí)，并且結(jié)合實際調(diào)試觀察信號和數(shù)據(jù)變化。接下來需要學(xué)習(xí)的是JESD204B的三個子類（相當于三種模式）的特點，通過各個時鐘和信號之間的關(guān)系來確定延遲（這也是B修正版中的重要內(nèi)容，這一方面還沒理解透），以及通過信號關(guān)系對錯誤的表征等，后面有機會再慢慢展開。