電磁兼容性（EMC）是一個讓很多PCB設計工程師們頭疼的問題，這包括電磁干擾（EMI）和電磁敏感性（EMS）。如何讓自己的PCB設計盡可能的達到EMC要求，又不會造成太大的成本壓力？如何提高PCB設計中的電磁兼容性能？這些讓你感到頭疼的EMC問題，本文都有答案噢~

PCB設計如何盡可能的達到EMC要求，又不會造成太大的成本壓力？

PCB 板上會因EMC而增加的成本，通常是因增加地層數(shù)目以增強屏蔽效應及增加了鐵氧體磁珠，扼流圈等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機構(gòu)上的屏蔽結(jié)構(gòu)才能使整個系統(tǒng)通過EMC的要求。以下僅就PCB板的設計提供幾個降低電路產(chǎn)生電磁輻射效應的技巧：

1、盡可能選用信號斜率較慢的器件，以降低信號所產(chǎn)生的高頻成分。注意高頻器件擺放的位置，不要太靠近對外的連接器。

2、注意高速信號的阻抗匹配，走線層及其回流電流路徑，以減少高頻的反射與輻射。

3、在各器件的電源管腳放置足夠且適當?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼?。特別注意電容的頻率響應與溫度的特性是否符合設計所需。

4、對外的連接器附近的地可與地層做適當分割，并將連接器的地就近接到底盤地面。

5、可適當運用地面防護/分流痕跡在一些特別高速的信號旁，但要注意其對走線特性阻抗的影響。

6、電源層比地層內(nèi)縮20H，H為電源層與地層之間的距離。

PCB設計中提高電磁兼容性能的電路措施有哪些？

1、可用在PCB走線上串接一個電阻的辦法，降低控制信號線上下沿跳變速率。

2、盡量為繼電器等提供某種形式的阻尼（高頻電容、反向二極管等）。

3、對進入印制板的信號要加濾波，從高噪聲區(qū)到低噪聲區(qū)的信號也要加濾波，同時用串終端電阻的辦法，減少信號反射。

4、MCU無用端，要通過相應的匹配電阻接電源?；蚪拥鼗蚨x成輸出端，集成電路上該接電源、地的端都要接，不要懸空。

5、閑置不用的門電路輸入端，不要懸空，而是通過相應的匹配電阻接電源或接地。閑置不用的運放正輸入端接地，負輸入端接輸出端。

6、為每個集成電路設一個高頻去耦電容，每個電解電容邊上都要加一個小的高頻旁路電容。

7、用大容量的鉭電容或聚酯電容而不用電解電容作為電路板上的充放電儲能電容。使用管狀電容時，外殼要接地。

怎樣通過安排疊層來減少EMI問題？

首先，EMI要從系統(tǒng)考慮，單憑PCB無法解決問題。疊層對EMI來說，主要是提供信號最短回流路徑、減小耦合面積和抑制差模干擾。另外地層與電源層緊密耦合，適當比電源層外延，對抑制共模干擾有好處。

電磁干擾抑制用的磁芯與傳統(tǒng)上用做電感的磁芯有什么不同？如果兩者用錯，會發(fā)生什么現(xiàn)象？

傳統(tǒng)上用做電感磁芯的材料具有很小的損耗，用這種磁芯做成的電感損耗很小。而電磁干擾抑制用的磁芯損耗很大，用這種磁芯制作的電感具有很大的損耗，其特性更接近電阻。如果兩者用錯，均達不到預期的目的。如果將電磁干擾抑制用的磁芯用在普通電感上，電感的Q值會很低，會使諧振電路達不到要求，或?qū)π枰獋鬏數(shù)男盘枔p耗過大。如果將普通制作電感用的磁芯用在電磁干擾抑制的場合，則由于電感與電路中的寄生電容會發(fā)生諧振，可能使某個頻率上的干擾增強。

知識擴展：PCB EMC設計布局布線經(jīng)驗

1、整體布局

1）高速、中速、低速電路要分開；

2）強電流、高電壓、強輻射元器件遠離弱電流、低電壓、敏感元器件；

3）模擬、數(shù)字、電源、保護電路要分開；

4）多層板設計，有單獨的電源和地平面；

5）對熱敏感的元器件（含液態(tài)介質(zhì)電容、晶振）盡量遠離大功率元器件、散熱器等熱源。

2、整體布線

1）關(guān)鍵信號線走線避免跨分割；

2）關(guān)鍵信號線走線避免“U”型或“O”型；

3）關(guān)鍵信號線走線是否人為繞長；

4）關(guān)鍵信號線是否距離邊沿和接口400mil以上；

5）相同功能的總線要并行走，中間不要夾叉其它信號；

6）晶振下面是否走線；

7）開關(guān)電源下面是否走線；

8）接收和發(fā)送信號要分開走，不能互相夾叉。

（圖文內(nèi)容整理自網(wǎng)絡）

編輯于 2020-06-08 10:47