1、串擾的產(chǎn)生

串擾是指信號在傳輸通道上傳輸時，因電磁耦合對相鄰傳輸線產(chǎn)生的影響。串擾分為容性耦合串擾和感性耦合串擾。

如圖所示，線AB 有信號，此傳輸線稱為動態(tài)線，與動態(tài)線AB 相鄰的傳輸線CD 稱為靜態(tài)線，此線產(chǎn)生耦合信號。其中，由耦合電容產(chǎn)生的串擾信號在受害網(wǎng)絡上可以分為前向串擾和反向串擾Sc,這兩個信號極性相同；由耦合電感產(chǎn)生的串擾信號也分成前向串擾串擾和反向串擾Sl，這兩個信號極性相反。

2、串擾的仿真

仿真模型如下所示：

PCB 疊層結構為六層，傳輸線采用微帶線，位于頂層，第二層為參考平面，驅(qū)動器采用3.3V CMOS 的MOD 模型，由于只分析串擾，為了避免反射，兩線均采用端接技術。

2.1 線間距對串擾的影響

線寬為6mil，線長為3in，信號上升時間為1ns，線到參考平面的距離為10mil。設置傳輸線間距分別為10mil，20mil,得到靜態(tài)線的近端串擾和遠端串擾如下：

線間距為10mil 時的近遠端串擾仿真結果

線間距為20mil 時的近遠端串擾仿真結果線間距對串擾的影響

從仿真結果可以看出：近端串擾和遠端串擾隨著間距的減小而增大。這是因為兩線間的互容Cm 和互感Lm 隨著間距的減小而增大，導致總串擾增大，則在實際設計中可以通過增大線間距來抑制串擾。

2.2 耦合長度對串擾的影響

保持其他參數(shù)不變，線寬為6mil，線間距為10mil，信號上升時間為1ns，線到參考平面距離為10mil。設置兩條傳輸線的耦合長度分別為1in 和3in，仿真結果如下：

從上圖可以看出，隨著耦合距離的增大，串擾隨之增大。所以易受干擾的網(wǎng)絡應該盡量避免與干擾強的網(wǎng)絡長距離并行。

2.3 信號上升時間對串擾的影響

保持其他參數(shù)不變，線寬為6mil，線間距為10mil，線長為3in，線到參考平面距離為10mil。設置驅(qū)動信號上升時間分別為1ns 和3ns，仿真結果如下：

從仿真結果可以看出，隨著上升時間的減小，串擾越來越嚴重。在實際電路中，快速器件得到越來越多的應用，所以對于這類器件，在布線時要認真考慮可能出現(xiàn)的信號完整性問題。

2.4 傳輸線到參考平面的距離對串擾的影響

保持其他參數(shù)不變，線寬為6mil，線間距為10mil，線長為3in，信號上升時間為1ns，設置線到參考平面距離分別為10mil，15mil。仿真結果如下：

從仿真結果可以看出，隨著傳輸線到參考平面的距離的增大，串擾越來越嚴重。由于回路面積越大，越容易產(chǎn)生和吸收干擾，所以當信號層離參考層越近時，可以構成一個很小的回路，從而減小干擾。

3、抑制串擾的措施

? 在布線空間允許的情況下，盡量讓布線間距加大，減小耦合長度。

? 盡量減小走線離參考平面的距離，使傳輸線與參考平面耦合，從而避免對鄰線的干擾。

? 由于信號上升時間是造成SI 問題的主要原因，所以在滿足系統(tǒng)設計指標的情況下，應該盡可能選取信號上升沿較慢的器件。

? 對于關鍵信號，可以采用差分布線。

? 對于串擾比較嚴重的兩條線，在布線空間允許的情況下可以在兩條線間插入一條地線起到降低耦合減小串擾的作用。