傳統(tǒng)PC的高級(jí)框圖。北橋包含高帶寬接口，連接CPU，內(nèi)存和PCI總線。 南橋包含傳統(tǒng)接口和設(shè)備：ISA總線（音頻，LAN），中斷控制器; DMA控制器;定時(shí)/計(jì)數(shù)器。 在該系統(tǒng)中，顯示器由稱為VGA（視頻圖形陣列）的簡(jiǎn)單幀緩沖子系統(tǒng)驅(qū)動(dòng)，該子系統(tǒng)連接到PCI總線。 1990年的PC環(huán)境中不存在具有內(nèi)置處理元件（GPU）的圖形子系統(tǒng)。

目前常用的兩種配置。 它們的特征在于獨(dú)立GPU和具有相應(yīng)存儲(chǔ)器子系統(tǒng)的CPU。 圖中，使用Intel CPU，GPU通過16通道PCI-Express 2.0鏈路連接，提供16 GB / s的峰值傳輸速率（每個(gè)方向的峰值為8 GB / s）。

當(dāng)今的GPU使用統(tǒng)一架構(gòu)

從Fermi開始NVIDIA使用一個(gè)Giga Thread Engine來管理所有正在進(jìn)行的工作，GPU被劃分成多個(gè)GPCs(Graphics Processing Cluster)，每個(gè)GPC擁有多個(gè)SM（SMX、SMM）和一個(gè)光柵化引擎(Raster Engine)，它們其中有很多的連接，最顯著的是Crossbar，它可以連接GPCs和其它功能性模塊（例如ROP）。
對(duì)于某些GPU（如Fermi部分型號(hào)）的單個(gè)SM，包含：
32個(gè)運(yùn)算核心 （Core，也叫流處理器Stream Processor）
16個(gè)LD/ST（load/store）模塊來加載和存儲(chǔ)數(shù)據(jù)
4個(gè)SFU（Special function units）執(zhí)行特殊數(shù)學(xué)運(yùn)算（sin、cos、log等）
128KB寄存器（Register File）
64KB L1緩存
全局內(nèi)存緩存（Uniform Cache）
紋理讀取單元
紋理緩存（Texture Cache）
PolyMorph Engine：多邊形引擎負(fù)責(zé)屬性裝配（attribute Setup）、頂點(diǎn)拉取(VertexFetch)、曲面細(xì)分、柵格化（這個(gè)模塊可以理解專門處理頂點(diǎn)相關(guān)的東西）。
2個(gè)Warp Schedulers：這個(gè)模塊負(fù)責(zé)warp調(diào)度，一個(gè)warp由32個(gè)線程組成，warp調(diào)度器的指令通過Dispatch Units送到Core執(zhí)行。
指令緩存（Instruction Cache）
內(nèi)部鏈接網(wǎng)絡(luò)（Interconnect Network）

在Pascal中，一個(gè)SM（流式多處理器）由128個(gè)CUDA內(nèi)核組成。GP100 SM分為兩個(gè)處理模塊，每個(gè)模塊具有32位單精度CUDA內(nèi)核，一個(gè)指令緩沖區(qū)，一個(gè)warp調(diào)度程序，2個(gè)紋理映射單元和2個(gè)調(diào)度單元。使用統(tǒng)一內(nèi)存體系結(jié)構(gòu)，借助稱為“頁面遷移引擎”的技術(shù)，CPU和GPU可以同時(shí)訪問主系統(tǒng)內(nèi)存和圖形卡上的內(nèi)存。

渲染輸出單元(ROP)是現(xiàn)代圖形處理器（GPU）最后硬件組件，和在渲染過程的最后步驟之一。繪圖管線取像素（每個(gè)像素是一個(gè)無量綱點(diǎn)），和紋理像素信息，并處理它，經(jīng)由特定的矩陣和向量運(yùn)算，變成最終像素或深度值。此過程稱為柵格化。當(dāng)多個(gè)樣本合并為一個(gè)像素時(shí)，渲染輸出單元控制抗鋸齒。 渲染輸出單元執(zhí)行本地存儲(chǔ)器中相關(guān)緩沖區(qū)之間的事務(wù) - 這包括寫入或讀取值，以及將它們混合在一起。 用于執(zhí)行基于硬件的抗鋸齒方法（如多重采樣抗鋸齒(MSAA)）的專用抗鋸齒硬件包含在渲染輸出單元中。渲染的所有數(shù)據(jù)都必須通過渲染輸出單元才能寫入幀緩沖器，幀緩沖器再傳輸?shù)絍GA 、 DVI 、 HDMI 、 Displayport 、 Mini Displayport線到顯示器。歷史上，渲染輸出單元，紋理映射單元和著色器處理單元/ 流處理器的數(shù)量是相等的。然而，從2004年開始，幾個(gè)GPU已經(jīng)將這些區(qū)域分離，以便為應(yīng)用程序工作負(fù)載和可用內(nèi)存性能提供最佳的晶體管分配。隨著趨勢(shì)的繼續(xù)，預(yù)計(jì)圖形處理器將繼續(xù)解耦其架構(gòu)的各個(gè)部分，以增強(qiáng)其對(duì)未來圖形應(yīng)用程序的適應(yīng)性。這種設(shè)計(jì)還允許芯片制造商構(gòu)建模塊化陣容，其中頂級(jí)GPU基本上使用與低端產(chǎn)品相同的邏輯。