2. 產(chǎn)品前期定位分析

2.1. 靜電放電（ESD）抗擾度試驗(yàn)

依據(jù)標(biāo)準(zhǔn)及性能判據(jù)

依據(jù)標(biāo)準(zhǔn)：    GB/T 17626.2

性能判據(jù)：判據(jù)B ,不允許出現(xiàn)重啟、死機(jī)等現(xiàn)象；

測試參數(shù)設(shè)置

試驗(yàn)電壓：接觸放電：正負(fù)6KV；空氣放電：正負(fù)8KV;

放電次數(shù)：每放電點(diǎn)不少于20次（正/負(fù)各10次）

測試現(xiàn)象與結(jié)果

圖 1    出現(xiàn)死機(jī)或重啟現(xiàn)象的測試點(diǎn)

面板處（FAIL）：

（1） 空氣±8KV，樣機(jī)出現(xiàn)死機(jī)及重啟現(xiàn)象；

面板縫隙處（FAIL）：

（2） 空氣±8KV，樣機(jī)出現(xiàn)死機(jī)及重啟現(xiàn)象；

喇叭及攝像頭處（FAIL）：

（3） 空氣±8KV，樣機(jī)出現(xiàn)死機(jī)及重啟現(xiàn)象；

整改對策

（1） 單板地與LCD屏外殼地?cái)嚅_：

接地處理；將單板與LCD金屬結(jié)構(gòu)板通過一張絕緣塑料墊（厚2mm）隔離，使得單板地浮空；

將單板內(nèi)分割零散的信號地通過銅箔/錫線電氣連接，使得單板地更加完整；如下圖：

圖2　整改措施

測試結(jié)果：

樣機(jī)空氣放電±8KV有較大改善，出現(xiàn)重啟現(xiàn)象的測試點(diǎn)減少；

結(jié)果分析：

由于樣機(jī)單板為兩層板層疊結(jié)構(gòu)，單板內(nèi)部關(guān)鍵電路無完整的參考地平面，回流阻抗較大，因此樣機(jī)抗擾性能較差；后續(xù)PCB設(shè)計(jì)中，建議頂?shù)讓佣嘣黾舆^地孔使得分散的地連接；

（2） 在措施（1）的基礎(chǔ)上，單板進(jìn)行濾波處理：

單板CPU電源濾波；將CPU電源管腳處增加高頻濾波小電容（100pF）;

從IC20至IC21較長的信號走線串聯(lián)磁珠（300Ω/100MHz）進(jìn)行濾波；

圖3　整改措施

測試結(jié)果：

樣機(jī)空氣放電±8KV（20次）有較大改善，出現(xiàn)重啟現(xiàn)象的測試點(diǎn)減少；

結(jié)果分析：

CPU電源電路濾波不完善，芯片電源缺少小電容濾除高頻干擾（ESD為高頻干擾現(xiàn)象）；后續(xù)原理圖設(shè)計(jì)中建議完善CPU電源濾波電路；

（3） 在措施（2）的基礎(chǔ)上，將單板底層進(jìn)行屏蔽處理：

單板底層通過銅箔包裹屏蔽;

圖4　整改措施

測試結(jié)果：

樣機(jī)空氣放電±8KV（20次）有較大改善，出現(xiàn)重啟現(xiàn)象的測試點(diǎn)減少；

圖5　出現(xiàn)死機(jī)或重啟現(xiàn)象的測試點(diǎn)

結(jié)果分析：

單板內(nèi)部走線不合理，較長的走線環(huán)路較大，且沒有進(jìn)行濾波控制，極易空間耦合外部干擾（ESD干擾），導(dǎo)致系統(tǒng)復(fù)位；后續(xù)PCB設(shè)計(jì)中，建議控制布線的走線形式，減小布線環(huán)路面積，縮小走線長度，預(yù)留屏蔽罩；

（4） 在措施（3）的基礎(chǔ)上，將單板頂層進(jìn)行屏蔽處理：

單板頂層通過銅箔包裹屏蔽;

測試結(jié)果：

樣機(jī)空氣放電±8KV（20次）有較大改善，出現(xiàn)重啟現(xiàn)象的測試點(diǎn)減少；

圖6　出現(xiàn)死機(jī)或重啟現(xiàn)象的測試點(diǎn)

結(jié)果分析：

單板內(nèi)部走線不合理，較長的走線環(huán)路較大，且沒有進(jìn)行濾波控制，極易空間耦合外部干擾（ESD干擾），導(dǎo)致系統(tǒng)復(fù)位；

（5） 在措施（4）的基礎(chǔ)上，將揚(yáng)聲器接口、攝像頭接口增加多孔珠進(jìn)行濾波：

測試結(jié)果：

樣機(jī)空氣放電±8KV（20次），接觸放電±6KV（20次），未出現(xiàn)重啟/死機(jī)現(xiàn)象；

結(jié)果分析：

揚(yáng)聲器接口、攝像頭接口濾波處理不當(dāng)，導(dǎo)致靜電干擾通過接口進(jìn)入單板內(nèi)部；在后續(xù)原理圖設(shè)計(jì)中，建議完善信號接口的濾波電路；

2.2. 定位分析總結(jié)

通過定位測試分析，得知樣機(jī)在ESD測試時(shí)，樣機(jī)的性能下降的原因：一是樣機(jī)內(nèi)部單板走線不合理，不合理的走線容易耦合外部干擾導(dǎo)致樣機(jī)重啟/死機(jī)；一是信號接口的濾波不完善，干擾通過線纜進(jìn)入單板內(nèi)部導(dǎo)致樣機(jī)重啟/死機(jī)；后續(xù)樣機(jī)改板建議如下：

（1） 將單板地與LCD屏機(jī)殼地?cái)嚅_；

（2） CPU電源電路進(jìn)行濾波處理；

（3） 各接口濾波優(yōu)化處理；

（4） PCB走線優(yōu)化；

3. 產(chǎn)品改板設(shè)計(jì)

3.1. PCB布局設(shè)計(jì)問題分析

3.1.1. 問題1分析

【問題分析】電源電路布局較為分散，不利于電源EMC濾波控制；

圖7　電源電路布局圖

【問題改善建議】

（1） 電源電路靠近直流電源輸入接口放置；

（2） 電源電路各器件排放整齊緊湊；

具體如布局如下圖所示：

圖8　電源電路布局建議圖

3.1.2. 問題2分析

【問題分析】IC21芯片離主芯片IC20較遠(yuǎn)，導(dǎo)致較長的連接走線，較長的連接走線容易形成噪聲接收天線；

圖9　互聯(lián)芯片放置圖

【問題改善建議】IC21芯片整體向上靠近IC20移動，縮短兩芯片之間的互聯(lián)走線；

3.1.3. 問題3分析

【問題分析】DDR芯片IC15與主芯片IC20之間存在較長的連接走線，較長的連接走線容易形成噪聲接收天線；

圖10　互聯(lián)芯片放置圖

【問題改善建議】IC15芯片逆時(shí)針90度轉(zhuǎn)動，使得兩芯片之間的互聯(lián)走線最短；

3.2. PCB布線設(shè)計(jì)問題分析

3.2.1. 問題1分析

【問題分析】板邊沿存在信號布線，容易耦合外部干擾導(dǎo)致EMC等問題；

圖11　CAN信號走線不當(dāng)

【問題改善建議】

（1） 單板周邊應(yīng)鋪設(shè)地平面接多打過地孔使得頂?shù)讓拥仄矫孢B接；

（2） 單板周邊禁止布線；

3.2.2. 問題3分析

【問題分析】底層布線與底層布線投影重合，容易產(chǎn)生串?dāng)_，且不利于信號完整；

圖12　頂?shù)讓又睾献呔€

【問題改善建議】頂?shù)讓幼呔€投影避免產(chǎn)生重合，要求交叉走線；

4. 產(chǎn)品回歸驗(yàn)證結(jié)果

經(jīng)過改板后的產(chǎn)品，滿足標(biāo)準(zhǔn)GB/T 17626.2中的ESD測試要求（接觸放電：正負(fù)6KV；空氣放電：正負(fù)8KV）。