項(xiàng)目背景

由于未來(lái)軍事系統(tǒng)的成本和復(fù)雜性不斷上升，且軍事靶場(chǎng)的數(shù)量有限，未來(lái)軍事系統(tǒng)的試驗(yàn)、鑒定和訓(xùn)練將越來(lái)越多地在虛擬環(huán)境中進(jìn)行。虛擬模擬器已經(jīng)用于現(xiàn)代戰(zhàn)機(jī)飛行員的增強(qiáng)現(xiàn)實(shí)世界訓(xùn)練，它們有希望滿足試驗(yàn)和訓(xùn)練人工智能技術(shù)的嚴(yán)格要求。然而，目前的模擬環(huán)境依賴(lài)于無(wú)法產(chǎn)生計(jì)算吞吐量和速度的傳統(tǒng)計(jì)算來(lái)精確地復(fù)制現(xiàn)實(shí)世界的交互，對(duì)物理試驗(yàn)靶場(chǎng)的規(guī)模進(jìn)行建模，或滿足更復(fù)雜系統(tǒng)的技術(shù)要求。

DARPA微系統(tǒng)技術(shù)辦公室（MTO）的項(xiàng)目經(jīng)理保羅·蒂爾格曼表示，模擬環(huán)境可以極大地幫助軍隊(duì)，利用雷達(dá)和通信系統(tǒng)等復(fù)雜傳感器系統(tǒng)的高保真模型來(lái)試驗(yàn)和訓(xùn)練先進(jìn)的射頻（RF）技術(shù)。然而，現(xiàn)有的計(jì)算技術(shù)無(wú)法準(zhǔn)確地模擬復(fù)制現(xiàn)實(shí)世界射頻環(huán)境所需的規(guī)模、波形交互或帶寬需求。

主要目標(biāo)

該項(xiàng)目的研究目標(biāo)是開(kāi)發(fā)在封閉環(huán)境中可復(fù)制眾多射頻系統(tǒng)交互的實(shí)時(shí)高性能計(jì)算機(jī)，且此類(lèi)應(yīng)用并不是這類(lèi)新型計(jì)算機(jī)的唯一應(yīng)用。RT-HPC技術(shù)可能對(duì)虛擬環(huán)境外的許多軍事和商業(yè)能力產(chǎn)生影響，包括時(shí)間敏感性的大數(shù)據(jù)開(kāi)發(fā)和科學(xué)研究和發(fā)現(xiàn)等。

研究?jī)?nèi)容

為建立RT-HPC和DRBE射頻測(cè)試靶場(chǎng)，該項(xiàng)目將主要研究?jī)蓚€(gè)領(lǐng)域。其中一個(gè)領(lǐng)域?qū)⑻剿髟O(shè)計(jì)和開(kāi)發(fā)新的計(jì)算體系結(jié)構(gòu)和特定領(lǐng)域的硬件加速器，以滿足RT-HPC的實(shí)時(shí)計(jì)算需求?，F(xiàn)有的HPC依賴(lài)于通用計(jì)算設(shè)備，它們或優(yōu)先考慮高計(jì)算吞吐量而犧牲延遲（即圖形處理單元（GPU）），或具有非常低的延遲，但相應(yīng)的計(jì)算吞吐量較低（即現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA））。DRBE項(xiàng)目試圖通過(guò)創(chuàng)造一種結(jié)合了GPU和FPGA最佳特性的新型高性能計(jì)算硬件來(lái)克服兩者的局限性。

第二個(gè)部分將側(cè)重于開(kāi)發(fā)工具、規(guī)范和接口以及其他系統(tǒng)需求，以支持RT-HPC系統(tǒng)的集成和虛擬射頻測(cè)試靶場(chǎng)的創(chuàng)建。這些組建將有助于設(shè)計(jì)和控制可在此靶場(chǎng)內(nèi)運(yùn)行的各種測(cè)試場(chǎng)景，使DRBE的RT-HPC能夠與外部系統(tǒng)接口進(jìn)行測(cè)試，并為支持多個(gè)試驗(yàn)所需的資源分配提供便利。

DRBE項(xiàng)目屬于DARPA“電子復(fù)興計(jì)劃”（ERI）第二階段的一部分。DARPA正在ERI項(xiàng)目之間建立新的連接，并在國(guó)防應(yīng)用中演示由此產(chǎn)生的技術(shù)。DRBE通過(guò)為防御系統(tǒng)帶來(lái)領(lǐng)域特定處理體系結(jié)構(gòu)來(lái)幫助DARPA完成這一目標(biāo)。