電腦硬件入門知識(shí)全解之一:CPU篇～2010-01-12 00:57電腦硬件入門知識(shí)全解之一:CPU篇～

由于內(nèi)容很全，篇幅較大。根據(jù)不同同學(xué)對(duì)于不同硬件知識(shí)的需要，還有原帖中的一些知識(shí)比較老了，我做了一定的修改編輯，以后還會(huì)定期編輯，希望大家看起來更加方便。里面的知識(shí)都是比較實(shí)際的，可以說是初學(xué)者的超級(jí)福音～老玩家們的進(jìn)階天堂。如果能慢慢地把它看完，大家的硬件知識(shí)肯定能有很大的提高。硬件不僅僅是高手們的專利，新手們也是很有必要了解的(象我自己得到的知識(shí)就很多)。希望所有同學(xué)的硬件知識(shí)都能'富'起來，希望大家能接收?？偹饕?/span>CPU，內(nèi)存，顯卡，主板，大家不要被篇幅嚇了而不看啊，呵呵，里邊東西很實(shí)在的說，看看吧。

一，CPU篇

順序?yàn)橹黝l，外頻，倍頻，CPU流水線，緩存，前端總線，核心類型，工藝，CPU技術(shù)，超線程，前端總線，零碎的CPU知識(shí),,,

一CPU主頻:

這是一個(gè)最受新手關(guān)注的指標(biāo)，指的就是CPU內(nèi)核工作的時(shí)鐘頻率(CPU Clock Speed)。通常所說的某款CPU是多少兆赫茲的，而這個(gè)多少兆赫茲就是'CPU的主頻'。在學(xué)校經(jīng)常聽見一些人問，XXX網(wǎng)吧的CPU2.66G～XXX網(wǎng)吧的才2G，有人用2.66G的賽揚(yáng)與2.0G-2.66G的P4比，這是無知的表現(xiàn)，和他們爭是無意義的:)。主頻雖與CPU速度有關(guān)系，但確對(duì)不是絕對(duì)的正比關(guān)系，因?yàn)?/span>CPU的運(yùn)算速度還要看CPU流水線(流水線下面介紹)的各方面性能指標(biāo)(緩存、指令集，CPU位數(shù)等)。因此主頻不代表CPU的整體性能，但提高主頻對(duì)于提高CPU運(yùn)算速度卻是至關(guān)重要的。主頻的計(jì)算公式為:主頻,外頻*倍頻。

================================================

二:外頻:

外頻是CPU乃至整個(gè)計(jì)算機(jī)系統(tǒng)的基準(zhǔn)頻率，單位是MHz(兆赫茲)。在早期的電腦中，內(nèi)存與主板之間的同步運(yùn)行的速度等于外頻，在這種方式下，可以理解為CPU外頻直接與內(nèi)存相連通，實(shí)現(xiàn)兩者間的同步運(yùn)行狀態(tài)。對(duì)于目前的計(jì)算機(jī)系統(tǒng)來說，兩者完全可以不相同，但是外頻的意義仍然存在，計(jì)算機(jī)系統(tǒng)中大多數(shù)的頻率都是在外頻的基礎(chǔ)上，乘以一定的倍數(shù)來實(shí)現(xiàn)，這個(gè)倍數(shù)可以是大于1的，也可以是小于1的。

================================================ 三:倍頻咯:倍頻

CPU的倍頻，全稱是倍頻系數(shù)。CPU的核心工作頻率與外頻之間存在著一個(gè)比值關(guān)系，這個(gè)比值就是倍頻系數(shù)，簡稱倍頻。理論上倍頻是從1.5一直到無限的，但需要注意的是，倍頻是以以0.5為一個(gè)間隔單位。外頻與倍頻相乘就是主頻，所以其中任何一項(xiàng)提高都可以使CPU的主頻上升。 原先并沒有倍頻概念，CPU的主頻和系統(tǒng)總線的速度是一樣的，但CPU的速度越來越快，倍頻技術(shù)也就應(yīng)允而生。它可使系統(tǒng)總線工作在相對(duì)較低的頻率上，而CPU速度可以通過倍頻來無限提升。那么CPU主頻的計(jì)算方式變?yōu)?主頻 === 外頻 x 倍頻。也就是倍頻是指CPU和系統(tǒng)總線之間相差的倍數(shù)，當(dāng)外頻不變時(shí)，提高倍頻，CPU主頻也就越高。

================================================

================================================

主頻因素說完了，現(xiàn)在讓我們來看看別的影響CPU速度的'東西'請(qǐng)?jiān)试S我稱他為東西，說功能現(xiàn)行

================================================

四:流水線:

這東西學(xué)地理的應(yīng)該懂，高一下冊(cè)地理書有說，他相當(dāng)于一個(gè)公程的一部分一部分，我自己打個(gè)比喻～比如:就拿跑步和走路來說，就分為2級(jí)流水線，即左腳，再右腳，再一直循環(huán)下去，一級(jí)的話就可以說成是雙腳一起跳，這樣效率當(dāng)然低，對(duì)吧。。。。。。這就是生活的流水線，當(dāng)你左腳走出去之后，如果發(fā)現(xiàn)前面有一堆大便，只好重來了(設(shè)一次一定走2步)這就是流水線級(jí)別上去之后跟隨的錯(cuò)誤一出來CPU就要重新計(jì)算。。。。。。。。也許我說得不太明白，下面引用別人的話來說，轉(zhuǎn)自網(wǎng)友'毛筆小新'

===================================================

在制造CPU的過程中,除了硬件設(shè)計(jì)之外,還有邏輯設(shè)計(jì),流水線設(shè)計(jì)就屬于邏輯設(shè)計(jì)范疇,舉個(gè)例子來講,比如說一家汽車工廠,在生產(chǎn)汽車的過程中采用了四個(gè)大組分別來完成四個(gè)生產(chǎn)步驟:1組生產(chǎn)汽車底盤,二組給底盤上裝引擎,三組給汽車裝外殼及輪胎,四組做噴漆,裝玻璃及其他,這就叫做一條四級(jí)的流水線.(現(xiàn)在的大型汽車生產(chǎn)廠也的確是按照類似流水線來提高生產(chǎn)效率的). 假設(shè)每個(gè)步驟需要1小時(shí),那么如果我們讓1大組在做完1輛車的底盤后馬上開始生產(chǎn)下一輛的底盤,二大組在做完一輛車的引擎后立刻投入下一輛車引擎的組裝,以次類推三,四組的工作也如此,這樣一來,每一小時(shí)就會(huì)有一輛奔馳或?qū)汃R被生產(chǎn)出來,這就相當(dāng)于是CPU的指令排序執(zhí)行. 但如果我們還想提升工廠的生產(chǎn)效率,又該怎么辦呢?那么我們就可以將上述的每個(gè)大組在分成2個(gè)小組,形成一條8級(jí)的生產(chǎn)流水線,這樣就形成每個(gè)小組(注意是'小組')只需要半小時(shí)就可以完成自己的工作,那么相應(yīng)的每半小時(shí)就會(huì)有一輛汽車走下生產(chǎn)線,這樣就提高了效率(這里不太好理解,請(qǐng)大家仔細(xì)想想就會(huì)明白). 根據(jù)這個(gè)道理,CPU的流水線也就不難理解了,只不過是把生產(chǎn)汽車變成了執(zhí)行程序指令而已,原理上是相通的。

=================================

那么這里可以想到,如果再把流水線加長,是不是效率還可以提高呢? 當(dāng)人們把這個(gè)想法運(yùn)用到CPU設(shè)計(jì)中時(shí)才發(fā)現(xiàn),由于采用流水線來安排指令,所以非常不靈活,一旦某一級(jí)的指令執(zhí)行出錯(cuò)的話,整條流水線就會(huì)停止下來,再一極一級(jí)地去找出錯(cuò)誤,然后把整條流水線清空,重新載入指令,這樣一來,會(huì)浪費(fèi)很多時(shí)間,執(zhí)行效率反而十分低下,為了解決這個(gè)問題,科學(xué)家們又采用了各種預(yù)測(cè)技術(shù)來提高指令執(zhí)行的正確率,希望在保持長流水線的同時(shí)盡量避免發(fā)生清空流水線的悲劇,這就是經(jīng)?？吹降?/span>Intel的廣告'該處理器采用了先進(jìn)的分支預(yù)測(cè)技術(shù)....',當(dāng)你明白了上面我所講的后,你就知道了吹得那么玄乎,其實(shí)也就不過如此. 還有不得不說的就是:長流水線會(huì)讓CPU輕易達(dá)到很高的運(yùn)行頻率,但在這2G,3G的頻率中又有多少是真正有效的工作頻率呢? 而且級(jí)數(shù)越多,所累計(jì)出來的延遲越長,因?yàn)楣ぷ餍〗M在交接工作時(shí)是會(huì)產(chǎn)生信號(hào)延遲的,雖然每個(gè)延遲很短,但20甚至30級(jí)的流水線所累計(jì)出來的延遲是不可忽視的,這樣就形成了一個(gè)很好笑的局面,流水線技術(shù)為處理器提升了頻率,但又因為自身的缺陷產(chǎn)生了很大的效率空白,將優(yōu)勢(shì)抵消掉,高頻率的CPU還會(huì)帶來高功耗和高發(fā)熱量,所以說流水線并非越長越好

====================================

近年來Intel的奔四處理器經(jīng)過了三個(gè)階段的發(fā)展,最早的奔四采用的是(威廉)核心,該核心只有13級(jí)的流水線,普遍頻率未上2G,速度一般,第二代的奔四采用的(northwoog北木)核心,這個(gè)核心有20級(jí)流水線,由于流水線級(jí)數(shù)比較合適,所以大副提升了奔四的速度,但又未影響執(zhí)行效率,當(dāng)時(shí)的奔四2.4A是一款經(jīng)典產(chǎn)品,將AMD的速龍XP系列一直壓制住,Intel因此嘗到了甜頭,很快就推出了Prescott( 普雷斯科特)核心,這個(gè)長達(dá)31級(jí)流水線的新核心將奔四帶入了近3G的速度,這個(gè)數(shù)字是AMD可望而不可及的,但人們很快發(fā)現(xiàn)新奔四的實(shí)際運(yùn)行效率還不如老核心奔四,然爾頻率卻那么高,發(fā)熱和功耗那么大,Intel憑借這塊新核心'光榮'地獲得了'高頻低能'的美名,這個(gè)時(shí)候AMD適時(shí)推出了'速龍64'系列,全新的架構(gòu),20級(jí)的流水線,不高的發(fā)熱與功耗,最重要的是低頻高效,一舉擊敗了新奔四,獲得了很高的評(píng)價(jià),Intel也吞下了自己造的苦果:被迫停止了4G奔四的開發(fā),失去了不少的市場(chǎng)份額,連總裁貝瑞特也在IDF05上給大眾下跪以求原諒.=============================================

CPU緩存:

CPU緩存(Cache Memory)位于CPU與內(nèi)存之間的臨時(shí)存儲(chǔ)器，它的容量比內(nèi)存小但交換速度快。在緩存中的數(shù)據(jù)是內(nèi)存中的一小部分，但這一小部分是短時(shí)間內(nèi)CPU即將訪問的，當(dāng)CPU調(diào)用大量數(shù)據(jù)時(shí)，就可避開內(nèi)存直接從緩存中調(diào)用，從而加快讀取速度。由此可見，在CPU中加入緩存是一種高效的解決方案，這樣整個(gè)內(nèi)存儲(chǔ)器(緩存+內(nèi)存)就變成了既有緩存的高速度，又有內(nèi)存的大容量的存儲(chǔ)系統(tǒng)了。緩存對(duì)CPU的性能影響很大，主要是因?yàn)?/span>CPU的數(shù)據(jù)交換順序和CPU與緩存間的帶寬引起的。

緩存的工作原理是當(dāng)CPU要讀取一個(gè)數(shù)據(jù)時(shí)，首先從緩存中查找，如果找到就立即讀取并送給CPU處理;如果沒有找到，就用相對(duì)慢的速度從內(nèi)存中讀取并送給CPU處理，同時(shí)把這個(gè)數(shù)據(jù)所在的數(shù)據(jù)塊調(diào)入緩存中，可以使得以后對(duì)整塊數(shù)據(jù)的讀取都從緩存中進(jìn)行，不必再調(diào)用內(nèi)存。

正是這樣的讀取機(jī)制使CPU讀取緩存的命中率非常高(大多數(shù)CPU可達(dá)90%左右)，也就是說CPU下一次要讀取的數(shù)據(jù)90%都在緩存中，只有大約10%需要從內(nèi)存讀取。這大大節(jié)省了CPU直接讀取內(nèi)存的時(shí)間，也使CPU讀取數(shù)據(jù)時(shí)基本無需等待?？偟膩碚f，CPU讀取數(shù)據(jù)的順序是先緩存后內(nèi)存。

最早先的CPU緩存是個(gè)整體的，而且容量很低，英特爾公司從Pentium時(shí)代開始把緩存進(jìn)行了分類。當(dāng)時(shí)集成在CPU內(nèi)核中的緩存已不足以滿足CPU的需求，而制造工藝上的限制又不能大幅度提高緩存的容量。因此出現(xiàn)了集成在與CPU同一塊電路板上或主板上的緩存，此時(shí)就把 CPU內(nèi)核集成的緩存稱為一級(jí)緩存，而外部的稱為二級(jí)緩存。一級(jí)緩存中還分?jǐn)?shù)據(jù)緩存(Data Cache，D-Cache)和指令緩存(Instruction Cache，I-Cache)。二者分別用來存放數(shù)據(jù)和執(zhí)行這些數(shù)據(jù)的指令，而且兩者可以同時(shí)被CPU訪問，減少了爭用Cache所造成的沖突，提高了處理器效能。英特爾公司在推出Pentium 4處理器時(shí)，用新增的一種一級(jí)追蹤緩存替代指令緩存，容量為12KμOps，表示能存儲(chǔ)12K條微指令。

隨著CPU制造工藝的發(fā)展，二級(jí)緩存也能輕易的集成在CPU內(nèi)核中，容量也在逐年提升。現(xiàn)在再用集成在CPU內(nèi)部與否來定義一、二級(jí)緩存，已不確切。而且隨著二級(jí)緩存被集成入CPU內(nèi)核中，以往二級(jí)緩存與CPU大差距分頻的情況也被改變，此時(shí)其以相同于主頻的速度工作，可以為CPU提供更高的傳輸速度。

二級(jí)緩存是CPU性能表現(xiàn)的關(guān)鍵之一，在CPU核心不變化的情況下，增加二級(jí)緩存容量能使性能大幅度提高。而同一核心的CPU高低端之分往往也是在二級(jí)緩存上有差異，由此可見二級(jí)緩存對(duì)于CPU的重要性。 CPU在緩存中找到有用的數(shù)據(jù)被稱為命中，當(dāng)緩存中沒有CPU所需的數(shù)據(jù)時(shí)(這時(shí)稱為未命中)，CPU才訪問內(nèi)存。從理論上講，在一顆擁有二級(jí)緩存的CPU中，讀取一級(jí)緩存的命中率為80%。也就是說CPU一級(jí)緩存中找到的有用數(shù)據(jù)占數(shù)據(jù)總量的

80%，剩下的20%從二級(jí)緩存中讀取。由于不能準(zhǔn)確預(yù)測(cè)將要執(zhí)行的數(shù)據(jù)，讀取二級(jí)緩存的命中率也在80%左右(從二級(jí)緩存讀到有用的數(shù)據(jù)占總數(shù)據(jù)的16%)。那么還有的數(shù)據(jù)就不得不從內(nèi)存調(diào)用，但這已經(jīng)是一個(gè)相當(dāng)小的比例了。目前的較高端的CPU中，還會(huì)帶有三級(jí)緩存，它是為讀取二級(jí)緩存后未命中的數(shù)據(jù)設(shè)計(jì)的-種緩存，在擁有三級(jí)緩存的CPU中，只有約5%的數(shù)據(jù)需要從內(nèi)存中調(diào)用，這進(jìn)一步提高了CPU的效率。

為了保證CPU訪問時(shí)有較高的命中率，緩存中的內(nèi)容應(yīng)該按一定的算法替換。一種較常用的算法是'最近最少使用算法'(LRU算法)，它是將最近一段時(shí)間內(nèi)最少被訪問過的行淘汰出局。因此需要為每行設(shè)置一個(gè)計(jì)數(shù)器，LRU算法是把命中行的計(jì)數(shù)器清零，其他各行計(jì)數(shù)器加1。當(dāng)需要替換時(shí)淘汰行計(jì)數(shù)器計(jì)數(shù)值最大的數(shù)據(jù)行出局。這是一種高效、科學(xué)的算法，其計(jì)數(shù)器清零過程可以把一些頻繁調(diào)用后再不需要的數(shù)據(jù)淘汰出緩存，提高緩存的利用率。 CPU產(chǎn)品中，一級(jí)緩存的容量基本在4KB到64KB之間，二級(jí)緩存的容量則分為128KB、256KB、512KB、1MB、2MB等。一級(jí)緩存容量各產(chǎn)品之間相差不大，而二級(jí)緩存容量則是提高CPU性能的關(guān)鍵。二級(jí)緩存容量的提升是由CPU制造工藝所決定的，容量增大必然導(dǎo)致CPU內(nèi)部晶體管數(shù)的增加，要在有限的CPU面積上集成更大的緩存，對(duì)制造工藝的要求也就越高

=============================================

前端總線:

前端總線是處理器與主板北橋芯片或內(nèi)存控制集線器之間的數(shù)據(jù)通道，其頻率高低直接影響CPU訪問內(nèi)存的速度;BIOS可看作是一個(gè)記憶電腦相關(guān)設(shè)定的軟件，可以通過它調(diào)整相關(guān)設(shè)定。BIOS存儲(chǔ)于板卡上一塊芯片中，這塊芯片的名字叫COMS RAM。但就像ATA與IDE一樣，大多人都將它們混為一談。

因?yàn)橹靼逯苯佑绊懙秸麄€(gè)系統(tǒng)的性能、穩(wěn)定、功能與擴(kuò)展性，其重要性不言而喻。主板的選購看似簡單，其實(shí)要注意的東西很多。選購時(shí)當(dāng)留意產(chǎn)品的芯片組、做工用料、功能接口甚至使用簡便性，這就要求對(duì)主板具備透徹的認(rèn)識(shí)，才能選擇到滿意的產(chǎn)品。 總線是將信息以一個(gè)或多個(gè)源部件傳送到一個(gè)或多個(gè)目的部件的一組傳輸線。通俗的說，就是多個(gè)部件間的公共連線，用于在各個(gè)部件之間傳輸信息。人們常常以MHz表示的速度來描述總線頻率?？偩€的種類很多，前端總線的英文名字是Front Side Bus，通常用FSB表示，是將CPU連接到北橋芯片的總線。計(jì)算機(jī)的前端總線頻率是由CPU和北橋芯片共同決定的。 CPU就是通過前端總線(FSB)連接到北橋芯片，進(jìn)而通過北橋芯片和內(nèi)存、顯卡交換數(shù)據(jù)。前端總線是CPU和外界交換數(shù)據(jù)的最主要通道，因此前端總線的數(shù)據(jù)傳輸能力對(duì)計(jì)算機(jī)整體性能作用很大，如果沒足夠快的前端總線，再強(qiáng)的CPU也不能明顯提高計(jì)算機(jī)整體速度。數(shù)據(jù)傳輸最大帶寬取決于所有同時(shí)傳輸?shù)臄?shù)據(jù)的寬度和傳輸頻率，即數(shù)據(jù)帶寬,(總線頻率×數(shù)據(jù)位寬)?8。目前PC機(jī)上所能達(dá)到的前端總線頻率有266MHz、333MHz、400MHz、533MHz、800MHz幾種，前端總線頻率越大，代表著CPU與北橋芯片之間的數(shù)據(jù)傳輸能力越大，更能充分發(fā)揮出CPU的功能。現(xiàn)在的CPU技術(shù)發(fā)展很快，運(yùn)算速度提高很快，而足夠大的前端總線可以保障有足夠的數(shù)據(jù)供給給CPU，較低的前端總線將無法供給足夠的數(shù)據(jù)給CPU，這樣就限制了CPU性能得發(fā)揮，成為系統(tǒng)瓶頸。

CPU和北橋芯片間總線的速度，更實(shí)質(zhì)性的表示了CPU和外界數(shù)據(jù)傳輸?shù)乃俣?。而外頻的概念是建立在數(shù)字脈沖信號(hào)震蕩速度基礎(chǔ)之上的，也就是說，100MHz外頻特指數(shù)字脈沖信號(hào)在每秒鐘震蕩一萬萬次，它更多的影響了PIC及其他總線的頻率。之所以前端總線與外頻這兩個(gè)概念容易混淆，主要的原因是在以前的很長一段時(shí)間里(主要是在Pentium 4出現(xiàn)之前和剛出現(xiàn)Pentium 4時(shí))，前端總線頻率與外頻是相同的，因此往往直接稱前端總線為外頻，最終造成這樣的誤會(huì)。隨著計(jì)算機(jī)技術(shù)的發(fā)展，人們發(fā)現(xiàn)前端總線頻率需要高于外頻，因此采

用了QDR(Quad Date Rate)技術(shù)，或者其他類似的技術(shù)實(shí)現(xiàn)這個(gè)目前。這些技術(shù)的原理類似于AGP的2X或者4X，它們使得前端總線的頻率成為外頻的2倍、4倍甚至更高，從此之后前端總線和外頻的區(qū)別才開始被人們重視起來。

================================================

再說說CPU的核心類型

Athlon XP的核心類型

Athlon XP有4種不同的核心類型，但都有共同之處:都采用Socket A接口而且都采用PR標(biāo)稱值標(biāo)注。

Palomino

這是最早的Athlon XP的核心，采用0.18um制造工藝，核心電壓為1.75V左右，二級(jí)緩存為256KB，封裝方式采用OPGA，前端總線頻率為266MHz。

Thoroughbred

這是第一種采用0.13um制造工藝的Athlon XP核心，又分為Thoroughbred-A和Thoroughbred-B兩種版本，核心電壓1.65V-1.75V左右，二級(jí)緩存為256KB，封裝方式采用OPGA，前端總線頻率為266MHz和333MHz。

Thorton

采用0.13um制造工藝，核心電壓1.65V左右，二級(jí)緩存為256KB，封裝方式采用OPGA，前端總線頻率為333MHz?？梢钥醋魇瞧帘瘟艘话攵?jí)緩存的Barton。

Barton

采用0.13um制造工藝，核心電壓1.65V左右，二級(jí)緩存為512KB，封裝方式采用OPGA，前端總線頻率為333MHz和400MHz。

新Duron的核心類型

AppleBred

采用0.13um制造工藝，核心電壓1.5V左右，二級(jí)緩存為64KB，封裝方式采用OPGA，前端總線頻率為266MHz。沒有采用PR標(biāo)稱值標(biāo)注而以實(shí)際頻率標(biāo)注，有1.4GHz、1.6GHz和1.8GHz三種。

Athlon 64系列CPU的核心類型

Clawhammer

采用0.13um制造工藝，核心電壓1.5V左右，二級(jí)緩存為1MB，封裝方式采用mPGA，采用Hyper Transport總線，內(nèi)置1個(gè)128bit的內(nèi)存控制器。采用Socket 754、Socket 940和Socket 939接口。

Newcastle

其與Clawhammer的最主要區(qū)別就是二級(jí)緩存降為512KB(這也是AMD為了市場(chǎng)需要和加快推廣64位CPU而采取的相對(duì)低價(jià)政策的結(jié)果)，其它性能基本相同。

AMD雙核心處理器

AMD推出的雙核心處理器

分別是雙核心的Opteron系列和全新的Athlon 64 X2系列處理器。其中Athlon 64 X2是用以抗衡Pentium D和Pentium Extreme Edition的桌面雙核心處理器系列。 AMD推出的Athlon 64 X2是由兩個(gè)Athlon 64處理器上采用的Venice核心組合而成，每個(gè)核心擁有獨(dú)立的512KB(1MB) L2緩存及執(zhí)行單元。除了多出一個(gè)核芯之外，從架構(gòu)上相對(duì)于目前Athlon 64在架構(gòu)上并沒有任何重大的改變。

雙核心Athlon 64 X2的大部分規(guī)格、功能與我們熟悉的Athlon 64架構(gòu)沒有任何區(qū)別，也就