|
主要討論電路的基礎(chǔ)元器件，比如字句電路和柵極電阻。半橋的寄生參數(shù)，以及如何利用和避免這些參數(shù)帶來的影響。以及在設(shè)計(jì)PCB時(shí)候的一些建議。 這里所講述的情況，針對的是IR典型的單塊高電壓懸浮自舉電路。 典型的自舉電路如下：   此電路的有點(diǎn)是簡單，功耗低，只需要一個(gè)二極管和一個(gè)電容就可以搞定。 缺陷為，占空比和導(dǎo)通時(shí)間方面有限制，主要是電容刷新電荷的時(shí)間造成的影響。 好吧，難點(diǎn)1來了，這個(gè)電容如何選擇： 看看這個(gè)電壓最大的降幅，公式如下：  也就是說，電容刷新一次，必須至少能夠提供給需要電荷的地方供電，需要提供電荷的地方包括：  這里，如果使用電解電容，則ESR會(huì)很大，并且你也不好計(jì)算，所以建議不要用點(diǎn)解電容。不知道ERS是什么東西？ ESR，是EquivalentSeriesResistance三個(gè)單詞的縮寫，翻譯過來就是“等效串連電阻”。 理論上，一個(gè)完美的電容，自身不會(huì)產(chǎn)生任何能量損失，但是實(shí)際上，因?yàn)橹圃祀娙莸牟牧嫌须娮?，電容的絕緣介質(zhì)有損耗，各種原因?qū)е码娙葑兊貌弧巴昝馈薄＿@個(gè)損耗在外部，表現(xiàn)為就像一個(gè)電阻跟電容串連在一起，所以就起了個(gè)名字叫做“等效串連電阻”。 ESR的出現(xiàn)導(dǎo)致電容的行為背離了原始的定義。 比如，我們認(rèn)為電容上面電壓不能突變，當(dāng)突然對電容施加一個(gè)電流，電容因?yàn)樽陨沓潆?，電壓?huì)從0開始上升。但是有了ESR，電阻自身會(huì)產(chǎn)生一個(gè)壓降，這就導(dǎo)致了電容器兩端的電壓會(huì)產(chǎn)生突變。無疑的，這會(huì)降低電容的濾波效果，所以很多高質(zhì)量的電源啦一類的，都使用低ESR的電容器。 根據(jù)下面的公式可以計(jì)算這個(gè)電荷，以及需要的電容：  這里還只考慮了電容充電，一些PWM的場合，還需要考慮占空比，以及特殊的調(diào)制，還需要考慮到這些特殊情況，來完成自舉電容的設(shè)計(jì)。 自舉電路需要考慮的幾個(gè)重要部分： 電壓紋波： 三種情況會(huì)導(dǎo)致自舉電容的改變， 第一種是-Iload<0,.VCEON有電流流過，此時(shí)VBS=VCC-VF-VCEON,此時(shí)需要最大的電荷量，VBS是最小的。 第二種是-Iload=0，此時(shí)沒有負(fù)載，VBS=VCC-VF。 第二種是-Iload>0,VBS是最大的。 所以我們需要考慮的是第一種情況，這樣可以避免VBS比較大的紋波出現(xiàn)。 自舉電阻：這個(gè)是限制充電的時(shí)間的，如果這個(gè)電阻沒有，充電可能出線尖峰，這個(gè)具體需要根據(jù)條件來設(shè)置。 自舉電容：上面講到了ESR，那么ESR需要滿足什么樣的條件？公式如下：  如果必須用到電解電容，建議并聯(lián)一個(gè)小瓷片電容來改善Dvbs/dt，這樣做的目地也是為了減小等效電阻。 自舉二極管： 自居二極管必須有足夠快的反向時(shí)間，Trr必須小于100ns，1N4148的Trr值如下，可以滿足要求。 另外，反向電壓也必須大于電源的電壓，1N4148的參數(shù)如下，也可以滿足57等小驅(qū)動(dòng)的要求：   柵極電阻的選擇 開關(guān)的導(dǎo)通和關(guān)閉速度可以通過此電阻來進(jìn)行控制，下面介紹一些選擇柵極電阻的一些基礎(chǔ)要求，以IGBT為例，參數(shù)的定義如下圖所示：   柵極電阻用來匹配開關(guān)時(shí)間和輸出電壓的斜率，下面分別介紹。 開關(guān)時(shí)間： 這個(gè)時(shí)間可以根據(jù)Qge和Qgc來進(jìn)行計(jì)算。如下：   下面以IGBT為例，計(jì)算的結(jié)果如表所示：  輸出斜率 輸出斜率的計(jì)算公式如下：  按照公式計(jì)算出來的RGon如上表2所示。 另外一個(gè)是放電的控制，如上圖表3所示，放電的通路如下：下管導(dǎo)通到地放電。  寄生參數(shù)的影響：下圖是寄生參數(shù)對電路的影響圖：  最主要的寄生參數(shù)是電感，快速的電流變化和電壓變化都會(huì)影響到柵極驅(qū)動(dòng)。 另外一個(gè)重要的是大功率電路和小功率信號(hào)的共地問題，要注意避免地環(huán)路，以及地線過于靠近開關(guān)電路。這樣可以減小驅(qū)動(dòng)到地的噪聲耦合。在共地方面，建議用星型的結(jié)構(gòu)，這樣避免地引腳和開關(guān)驅(qū)動(dòng)的地間的干擾。 VSS-COM問題： 這樣的情況在下面的電路情況下出現(xiàn) ：  這種情況下，低端的晶體管關(guān)斷，通過寄生的二極管進(jìn)行續(xù)流，此時(shí)電流從GND流向COM，從寄生二極管流向負(fù)載。 而從上圖可知，因?yàn)榇嬖诩纳姼校噪娏鞑荒芩查g關(guān)斷，也就是說最好有一個(gè)緩沖的關(guān)斷電路，此時(shí)柵極電阻就起到了這個(gè)作用。 如果出現(xiàn)高端MOS管短路，此時(shí)在COM端出現(xiàn)連續(xù)的電流變化率很大的情況，可能會(huì)燒壞掉晶體管，可以在COM端接一個(gè)Rcom的電阻，以及Ccom，來設(shè)置時(shí)間常數(shù)。同時(shí)因?yàn)榇嬖陔s散電容，VSS和VCC的二極管的存在將導(dǎo)致柵極電壓被推高從而影響到VCC，可以加入一個(gè)穩(wěn)壓二極管，如下圖所示：  VSS-VS問題： 我們知道，低端晶體管關(guān)斷的時(shí)候，電流從GND經(jīng)過寄生電感，流過續(xù)流二極管到負(fù)載，這個(gè)時(shí)候，VS的電壓就低于VSS,如下：  當(dāng)高端的晶體管短路的時(shí)候，為了避免低管損壞，可以加入一個(gè)RVS,這種情況下，自舉電阻必須把此電阻計(jì)算進(jìn)入，這個(gè)電阻選擇幾歐姆的電阻就行。 PCB布局布線問題 高低壓分開：為了最小化信號(hào)地和懸浮地之前的耦合，推薦懸浮高壓的元器件和小信號(hào)的元器件分開布局。 鋪地：為了避免耦合，高壓懸浮端不要防止地線。 供電電容：供電電容盡可能的貼近芯片引腳，尤其在快速充放電的過程中。這樣減小寄生電感和寄生電阻的影響。 柵極驅(qū)動(dòng)環(huán)路：這個(gè)驅(qū)動(dòng)環(huán)路相當(dāng)于一個(gè)接受和發(fā)送的天線，所以盡可能的要減小這個(gè)環(huán)路的面積。同時(shí)，柵極電阻導(dǎo)線會(huì)產(chǎn)生寄生電感，阻礙導(dǎo)通的速度，這樣也需要一個(gè)盡量小的環(huán)路。 下面以IR2114為例，布局布線如下：  這里充分考慮了上面布局和布線的要求，并且低端布地，高端沒有分布地線。柵極環(huán)路盡可能小，以及電容盡可能近的放置。這樣也可以看出，在設(shè)計(jì)集成電路的過程中，引腳的分布也確實(shí)很有講究。 |
|
|
