萊迪思半導(dǎo)體公司日前公布了其ispLEVER 7.0版FPGA設(shè)計工具的主要性能及功能的改進。與以前的ispLEVER版本相比，通過對邏輯綜合、映射以及布局布線算法的優(yōu)化，該版本的設(shè)計工具使得萊迪思FPGA的性能平均提高了12%，對一些大的、系統(tǒng)級的基準電路而言，性能升幅超過了40%。工具的性能也有了重大的改進，極大地縮短了設(shè)計適配的運行時間并降低了對工作站內(nèi)存的要求。此外，ispLEVER 7.0軟件還具有這些特色：Reveal——萊迪思第二代邏輯分析/硬件調(diào)試工具，更精確且更用戶友好的功耗計算器（Power Calculator）模塊，以及針對LatticeMico32嵌入式開放源代碼的微處理器設(shè)計工具的多項改進。在萊迪思不斷壯大的支持體系中，增加了對新推出的LatticeXP2 90納米的非易失的FPGA器件系列的全方位支持。

FPGA性能的改進

對于需要大于50K LUT的系統(tǒng)級FPGA基準設(shè)計而言，F(xiàn)PGA的性能提升了46%；對于大范圍的典型基準設(shè)計以及各種密度的萊迪思FPGA而言，性能平均提高了12%。此外，對于運行時間是至關(guān)重要的大的FPGA設(shè)計而言，萊迪思的ispLEVER 7.0軟件縮短了70%以上的設(shè)計編譯時間，就平均而言，大約快了30%。最后，成功完成大的、高密度設(shè)計所需的工作站的內(nèi)存容量幾乎減小了40%，使得基于PC的設(shè)計適用于更大的LatticeSC FPGA的設(shè)計。

ispLEVER 7.0中的新特性

許多新的特性使得ispLEVER 7.0變得更易于使用并且提高了用戶的生產(chǎn)率。主要的新特性包括：Reveal邏輯分析器：為支持FPGA設(shè)計者的直觀設(shè)計調(diào)試過程而設(shè)計。針對嵌入式邏輯調(diào)試，Reveal邏輯分析器采用了以信號為中心的模式。用戶首先定義感興趣的信號，Reveal工具隨后插入工具（增加FPGA測試/監(jiān)控電路）和恰當?shù)倪B接以便進行所需的觀測。這種指定復(fù)雜的、多重事件觸發(fā)的序列的功能是其它任何FPGA供應(yīng)商的邏輯分析器所不具備的，它使得系統(tǒng)級設(shè)計調(diào)試變得更快、更容易。

ispLEVER Power Calculator的功能得到了加強，增加了一個新的考慮環(huán)境因素的功耗模型、新的圖形化的功耗顯示和多種有用的報告。新的熱敏電阻選項模型模擬了真實的發(fā)熱環(huán)境，包括散熱、氣流以及印刷電路板的復(fù)雜性，而圖形化的功耗曲線反映了工作溫度的情況。

現(xiàn)已支持LatticeXP2系列的LatticeMico32軟微處理器系統(tǒng)的設(shè)計也包含了一些新的特性。代碼跟蹤使用戶能夠查看并調(diào)試引向指定斷點的代碼；增加了一個經(jīng)過優(yōu)化的C語言庫從而縮短了代碼的長度；添加了新的DDR、Serial SPI Flash以及SDRAM Wishbone外設(shè)接口以便完成片上系統(tǒng)的FPGA設(shè)計。

ispLEVER Pro和Classic

除了標準的萊迪思ispLEVER軟件包外，萊迪思在推出7.0版本的同時，還提供了一種新的可選包，稱作ispLEVER Pro，它包含了與軟件捆綁在一起的一套常用的、價值極高的IP核。這種IP套件包含支持多種萊迪思FPGA系列的DDR、DDR2、FIR 濾波器、FFT 和Tri-Speed MAC模塊，使用戶能夠在許可證授權(quán)的有效期內(nèi)，利用任意數(shù)量的IP核來完成無限數(shù)量的FPGA設(shè)計。

萊迪思還同時推出ispLEVER Classic軟件。ispLEVER Classic支持所有成熟的萊迪思可編程邏輯系列，包括其暢銷的SPLD、CPLD、ispGDX、ispGDX2、 ispXPGA及ORCA產(chǎn)品系列。

獲取

針對Windows、LINUX和UNIX用戶的萊迪思的ispLEVER 7.0即可獲取，售價從Windows PC版的8?5美元起。一年期單機許可證的ispLEVER PRO支持無限數(shù)量的基于IP的FPGA設(shè)計，其定價為1495美元，頗具吸引力。