STA資料準(zhǔn)備

在做STA之前，我們必須對(duì)其準(zhǔn)備工作有充分的了解。STA所需的資料如圖三所示，以下我們分項(xiàng)說明。其中Design Data部分，由于Block Model和STA軟體相關(guān)性太高，我們不在此加以說明，請(qǐng)直接參閱您STA軟體的使用手冊(cè)。

圖 三

nLibrary Data：

STA所需要的Timing Model就存放在標(biāo)準(zhǔn)元件庫(kù)（Cell Library）中。這些必要的時(shí)序資訊是以Timing Arc的方式呈現(xiàn)在標(biāo)準(zhǔn)元件庫(kù)中。Timing Arc定義邏輯閘任兩個(gè)端點(diǎn)之間的時(shí)序關(guān)系，其種類有Combinational Timing Arc、Setup Timing Arc、Hold Timing Arc、Edge Timing Arc、Preset and Clear Timing Arc、Recovery Timing Arc、Removal Timing Arc、Three State Enable & Disable Timing Arc、Width Timing Arc。其中第1、4、5、8項(xiàng)定義時(shí)序延遲，其他各項(xiàng)則是定義時(shí)序檢查。

圖 四

Combinational Timing Arc是最基本的Timing Arc。Timing Arc如果不特別宣告的話，就是屬于此類。如圖四所示，他定義了從特定輸入到特定輸出（A到Z）的延遲時(shí)間。Combinational Timing Arc的Sense有三種，分別是inverting（或 negative unate），non-inverting（或 positive unate）以及non-unate。當(dāng)Timing Arc相關(guān)之特定輸出（圖四Z）訊號(hào)變化方向和特定輸入（圖四A）訊號(hào)變化方向相反（如輸入由0變1，輸出由1變0），則此Timing Arc為inverting sense。反之，輸出輸入訊號(hào)變化方向一致的話，則此Timing Arc為non-inverting sense。當(dāng)特定輸出無(wú)法由特定輸入單獨(dú)決定時(shí)，此Timing Arc為non-unate。

圖 五

圖 六

圖 七

圖 八

圖 九

圖 十

圖 十一

圖 十二

其他的Timing Arc說明如下。

Setup Timing Arc：定義序向元件（Sequential Cell，如Flip-Flop、Latch等）所需的Setup Time，依據(jù)Clock上升或下降分為2類（圖五）。 Hold Timing Arc：定義序向元件所需的Hold Time，依據(jù)Clock上升或下降分為2類（圖六）。 Edge Timing Arc：定義序向元件Clock Active Edge到資料輸出的延遲時(shí)間，依據(jù)Clock上升或下降分為2類（圖七）。 Preset and Clear Timing Arc：定義序向元件清除訊號(hào)（Preset或Clear）發(fā)生后，資料被清除的速度，依據(jù)清除訊號(hào)上升或下降及是Preset或Clear分為4類（圖 八）。這個(gè)Timing Arc通常會(huì)被取消掉，因?yàn)樗鼤?huì)造成訊號(hào)路徑產(chǎn)生回路，這對(duì)STA而言是不允許的。 Recovery Timing Arc：定義序向元件Clock Active Edge之前，清除訊號(hào)不準(zhǔn)啟動(dòng)的時(shí)間，依據(jù)Clock上升或下降分為2類（圖九）。  Removal Timing Arc：定義序向元件Clock Active Edge之后，清除訊號(hào)不準(zhǔn)啟動(dòng)的時(shí)間，依據(jù)Clock上升或下降分為2類（圖十）。 Three State Enable & Disable Timing Arc：定義Tri-State元件致能訊號(hào)（Enable）到輸出的延遲時(shí)間，依據(jù)Enable或Disable分為2類。（圖十一）  Width Timing Arc：定義訊號(hào)需維持穩(wěn)定的最短時(shí)間，依據(jù)訊號(hào)維持在0或1的位準(zhǔn)分為2類。（圖十二）

上文列出了標(biāo)準(zhǔn)元件庫(kù)內(nèi)時(shí)序模型的項(xiàng)目，但對(duì)其量化的數(shù)據(jù)卻沒有加以說明。接下來，我們就來看看到底這些時(shí)序資訊的確實(shí)數(shù)值是如何定義在標(biāo)準(zhǔn)元件庫(kù)中的。

以Combinational Timing Arc為例，訊號(hào)從輸入到輸出的延遲時(shí)間可以描述成以輸入的轉(zhuǎn)換時(shí)間（Transition Time）和輸出的負(fù)載為變數(shù)的函數(shù)。描述的方式可以是線性的方式，如圖十三所示。也可以將這2個(gè)變數(shù)當(dāng)成指標(biāo)，建立時(shí)序表格（Timing Table），讓STA軟體可以查詢出正確的延遲時(shí)間。這種以表格描述的方式會(huì)比上述線性描述的方式準(zhǔn)確許多，因此現(xiàn)今市面上大部分的標(biāo)準(zhǔn)元件庫(kù)皆采用產(chǎn) 生時(shí)序表格的方式來建立Timing Model。

圖 十三

我們舉個(gè)簡(jiǎn)單的例子來說明STA軟體如何從時(shí)序表格計(jì)算出元件延遲時(shí)間。（圖十四）

圖十四

      元件延遲時(shí)間（Ddelay）：輸入達(dá)邏輯1位準(zhǔn)50%到輸出達(dá)邏輯1位準(zhǔn)50%的時(shí)間。       元件轉(zhuǎn)換時(shí)間（Dtransition）：輸出達(dá)邏輯1位準(zhǔn)20%（80%）到80%（20%）的時(shí)間。

當(dāng)輸入的轉(zhuǎn)換時(shí)間為0.5，輸出負(fù)載為0.2時(shí)，可由圖十四的時(shí)序表格查得元件I2的延遲時(shí)間為0.432。而由于表格的大小有限，對(duì)于無(wú)法直接由表格查詢到的延遲時(shí)間（如輸入轉(zhuǎn)換時(shí)間0.25，輸出負(fù)載0.15），STA軟體會(huì)利用線性內(nèi)插或外插的方式計(jì)算延遲時(shí)間。

對(duì)于其他的Timing Arc，不管是時(shí)序延遲或時(shí)序檢查，其相對(duì)應(yīng)的時(shí)序數(shù)值計(jì)算和上例的計(jì)算方式是一樣的。

接下來我們說明操作環(huán)境（Operating Condition）對(duì)時(shí)序的影響。操作環(huán)境指的是制程（Process）、電壓（Voltage）、溫度（Temperature）三項(xiàng)因子。這三項(xiàng)因 子通常會(huì)被簡(jiǎn)稱為PVT，其對(duì)時(shí)序的影響可用下方線性方程式來描述。其中nom_process、nom_voltage及 nom_temperature會(huì)定義在標(biāo)準(zhǔn)元件庫(kù)中，代表建立時(shí)序表格時(shí)的操作環(huán)境。