開(kāi)短路測(cè)試(open_short_test)又叫continuity test 或contact test,它是一種非常快速發(fā)現(xiàn)芯片的各個(gè)引腳間的是否有短路，及在芯片封裝時(shí)是否missing bond wires.通常都會(huì)被放測(cè)試程序的最前面.它還能發(fā)現(xiàn)測(cè)試時(shí)接觸是否良好，探針卡或測(cè)試座是否有問(wèn)題.
x-D t b%}:j

開(kāi)短路測(cè)試的測(cè)試原理比較簡(jiǎn)單，分open_short_to_VDD 測(cè)試和open_short_to_VSS測(cè)試.一般來(lái)說(shuō)芯片的每個(gè)引角都有泄放或說(shuō)保護(hù)電路,是兩個(gè)首尾相接的二極管,一端接VDD,一端接VSS。信號(hào)是從兩個(gè)二極管的接點(diǎn)進(jìn)來(lái).測(cè)試時(shí),先把芯片的VDD引腳接0伏(或接地),再給每個(gè)芯片引腳供給一個(gè)100uA到500uA從測(cè)試機(jī)到芯片的電流,電流會(huì)經(jīng)上端二極管流向VDD（0伏），然后測(cè)引腳的電壓,正常的值應(yīng)該是一個(gè)二極管的偏差電壓0.7伏左右,我們一般設(shè)上限為1.5伏，下限為0.2伏,大于1.5伏判斷為openfail,小于0.2伏判斷為shortfail.這就是open_short_to_VDD測(cè)試.
M c9g2s x }#e K F v:B,v P4W/o.J
open_short_to_VSS測(cè)試的原理基本相同.同樣把先VDD接0伏，然后再給一個(gè)芯片到測(cè)試的電流,電流由VSS經(jīng)下端二級(jí)管流向測(cè)試機(jī).然后測(cè)引腳的電壓,同樣正常的值應(yīng)該是一個(gè)二極管的偏差電壓0.7伏左右,只是電壓方向相反,上限還是為1.5伏，下限為0.2伏,大于1.5伏判斷為openfail,小于0.2伏判斷為shortfail.這就是open_short_to_VSS測(cè)試.
G+{ zS Z g
5u w s V r)^ y數(shù)字,集成電路,IC,FAQ,Design compiler,數(shù)字信號(hào)處理,濾波器,DSP,VCS,NC,coverage,覆蓋率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,驗(yàn)證,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL所以對(duì)測(cè)試機(jī)里的測(cè)試器件來(lái)說(shuō),只要能給電流測(cè)電壓的器件都能做開(kāi)短路測(cè)試.只是精度有差異,效率有高低.