小男孩‘自慰网亚洲一区二区,亚洲一级在线播放毛片,亚洲中文字幕av每天更新,黄aⅴ永久免费无码,91成人午夜在线精品,色网站免费在线观看,亚洲欧洲wwwww在线观看

分享

Xilinx和Altera的FPGA的對(duì)比

 cana_xzy 2010-03-23

[原創(chuàng)文章,轉(zhuǎn)載請(qǐng)注明出處tengjingshu]

 

   老板布置了一個(gè)任務(wù):搞一個(gè)符合要求的DDS(直接數(shù)字頻率合成),其中要求DDS存儲(chǔ)波形的ROM地址要48位,天啊,這可是248次這么多個(gè)byte,FPGA有這么多空間嗎?于是我就比較了一下XilinxAlteraFPGA邏輯資源。

(其實(shí)DDS中存儲(chǔ)波形數(shù)據(jù)的ROM地址為沒(méi)必要搞到48位,正弦波形間隔兩位的數(shù)據(jù)差不了多少可以省了很多步長(zhǎng),加上其實(shí)只要存儲(chǔ)1/4正弦波波形的數(shù)據(jù)既可,所以地址位可以減少到12位)。

 

要比較XilinxAlteraFPGA,就要清楚兩個(gè)大廠FPGA的結(jié)構(gòu),由于各自利益,兩家的FPGA結(jié)構(gòu)各不相同,參數(shù)也各不相同,但可以統(tǒng)一到LUT(Look-Up-Table)查找表上。

關(guān)于兩家FPGA的結(jié)構(gòu),可以參考:

 

1. PLD/FPGA 結(jié)構(gòu)與原理初步(一)

http://blog./tengjingshu/181987/message.aspx

2. PLD/FPGA 結(jié)構(gòu)與原理初步(二)

   http://blog./tengjingshu/181993/message.aspx

 

   我?guī)熃阌玫氖?span lang="EN-US">AlteraCyclone II系列的EP2C35,我用的是XilinxSpartan-3E系列的XC3S500E??梢詤⒖?span lang="EN-US">Datasheet。

 

Cyclone II

 

點(diǎn)擊看大圖 

 

Spartan-3E

 

點(diǎn)擊看大圖

 

 

其中AlteraLEsXilnxCLB(Slice)【其中1 Slices="1" CLB】對(duì)應(yīng)于LUT的結(jié)構(gòu)。

 

Altera

   從LEs的結(jié)構(gòu)可以知道 1 LEs = 1 LUT

 

點(diǎn)擊看大圖 

 

 

Xilinx

    下圖是1 Slice的結(jié)構(gòu),從Slice的結(jié)構(gòu)可以看到1 Slice = 2 LUT =4 CLB

 

點(diǎn)擊看大圖

 

  

    從而可以知道XilinxAltera FPGA邏輯資源的對(duì)應(yīng)關(guān)系:

為了統(tǒng)一度量衡(感覺(jué)像QSH一樣),業(yè)界一般會(huì)歸結(jié)到BLMBasic Logic Module

  1 BLM1 LUT4(四輸入查找表)+DFFD觸發(fā)器)

1 BLM0.5 Slice(Xilinx)=1 LE(Altera)=2.25 Tile(Actel)

 

    于是就可以知道AlteraCyclone II系列的EP2C3533216個(gè)LUT,我用的是XilinxSpartan-3E系列的XC3S500E9312個(gè)LUTL 嗚嗚……

 

加上EP2C35還有4個(gè)PLL,我的XC3S500E就跟比不上了L

 

 

參考資料:

1.     Altera Cyclone II系列手冊(cè)

   http://www./products/devices/cyclone2/cy2-index.jsp

2.     Xilinx Spartan-3E系列手冊(cè)

   http://china./support/mysupport.htm#Spartan-3E

3.     【器件求助】XILINX FPGA ALTERA FPGA在邏輯單元是怎么算的?

http://bbs./showtopic.aspx?id=20482

4.     PLD/FPGA 結(jié)構(gòu)與原理初步    pdf

http://www./advance/structures/p-term.htm

5.  xilinxAlterafpga對(duì)比?

 http://www./phpBB/viewthread.php?tid=4405&extra=page%3D1

6.      做個(gè)小調(diào)查,XilinxSpartan-3AlteraMAX II,哪個(gè)用的更多?

 http://forum./thread!printPreview.jspa?threadID=1200009889&start=0

7.     Altera/Xilinx FPGA邏輯門(mén)計(jì)算

http://www./forum/forum/viewthread?thread=7356

8.     EDA技術(shù)】第二章 FPGACPLD的結(jié)構(gòu)與應(yīng)用 (一)

http://hi.baidu.com/zyf086/blog/item/8c0565076e7723cb7b8947a6.html

9.     EDA技術(shù)】第二章 FPGACPLD的結(jié)構(gòu)與應(yīng)用 (二) 

http://hi.baidu.com/zyf086/blog/item/12d921522d3eb5080cf3e336.html

    本站是提供個(gè)人知識(shí)管理的網(wǎng)絡(luò)存儲(chǔ)空間,所有內(nèi)容均由用戶發(fā)布,不代表本站觀點(diǎn)。請(qǐng)注意甄別內(nèi)容中的聯(lián)系方式、誘導(dǎo)購(gòu)買等信息,謹(jǐn)防詐騙。如發(fā)現(xiàn)有害或侵權(quán)內(nèi)容,請(qǐng)點(diǎn)擊一鍵舉報(bào)。
    轉(zhuǎn)藏 分享 獻(xiàn)花(0

    0條評(píng)論

    發(fā)表

    請(qǐng)遵守用戶 評(píng)論公約

    類似文章 更多