Verilog的常數(shù)的聲明（parameter和define）

1、語法
聲明：
parameter xx = yy;
`define XX YY

使用：
xx
`XX

2、作用域
parameter 作用于聲明的那個(gè)文件；`define 從編譯器讀到這條指令開始到編譯結(jié)束都有效，或者遇到`undef命令使之失效。

如果想讓parameter或`define作用于整個(gè)項(xiàng)目，可以將如下聲明寫于單獨(dú)文件，并用`include讓每個(gè)文件都包含聲明文件：
`ifndef xx
 `define xx yy // or parameter xx = yy;
`endif

`define也可以寫在編譯器最先編譯的文件頂部。通常編譯器都可以定義編譯順序，或者從最底層模塊開始編譯。因此寫在最底層就可以了。

3、作用
parameter可以用作例化時(shí)的參數(shù)傳遞。具體方法參見《Verilog例化時(shí)的參數(shù)傳遞》一文

數(shù)字聲明

Verilog中有兩種數(shù)字生命：指明位數(shù)的數(shù)字和不指明位數(shù)的數(shù)字

指明位數(shù)的數(shù)字表示形式：<size>’<base format><number>

Size用來指明數(shù)字位寬度，只能用十進(jìn)制整數(shù)表示

Base format包括十進(jìn)制(’d或’D)，二進(jìn)制（’b或’B），八進(jìn)制(‘o或’O)，十六進(jìn)制(‘h或’H)

例如

4’b1111       //4位2進(jìn)制數(shù)

12’h3ac      

要注意的是這不是表示12位16進(jìn)制數(shù)，表示12位二進(jìn)制顯示是16進(jìn)制數(shù)

例子

parameter LinePeriod =12'd1040;

parameter H_SyncPulse=8'd120;

parameter H_BackPorch=10'd1040;

parameter H_ActivePix=706;

綜合(Synthesize)后

       LinePeriod = "010000010000"

H_SyncPulse = "01111000"

H_BackPorch = "0000010000"

H_ActivePix = "00000000000000000000001011000010"

   可以看出12’d 不是表示有12位十進(jìn)制，而是表示有12位二進(jìn)制。如果沒有限定位數(shù)，ISE綜合時(shí)默認(rèn)為32位，所以編Verilog的時(shí)候不要超過32位。

   如果限定多余32位的話，綜合時(shí)會(huì)報(bào)錯(cuò)。

如

parameter H_ActivePix=33'b706;

會(huì)報(bào)錯(cuò)，報(bào)錯(cuò)信息如下：

ERROR:HDLCompilers:34 - "VGA_800X600.v" line 19 Illegal digit(s) in binary constant '706'

還有注意的一個(gè)問題是LinePeriod和H_BackPorch都是1040（十進(jìn)制），1040二進(jìn)制為11位（2的十次方為1024），但“H_BackPorch”沒有因?yàn)槲粩?shù)不夠報(bào)錯(cuò)，但是把高位截掉了，變成“0000010000”，所以在Verilog編程的時(shí)候要注意賦值問題。

不限定位數(shù)，默認(rèn)為32位，這很浪費(fèi)寄存器資源。

限定位數(shù)小于常數(shù)的位數(shù)時(shí)，賦值就不正確了。

    所以賦值的位數(shù)要有富裕但不至于太浪費(fèi)寄存器資源。

參考資料：

1）           Verilog的parameter和define 

http://www./bo/post/57/ 

2）           Verilog HDL語法基礎(chǔ)(1)

http://blog.21ic.com/user1/5196/archives/2008/50766.html