|
FPGA電源旁路電容取值 ilove314也有篇文章FPGA電源的旁路電容值計(jì)算，我就是看了他的文章才知道應(yīng)該注意旁路電容的取值問(wèn)題的，再次對(duì)他表示感謝！他這篇文章主要參考 Xilinx應(yīng)用筆記xapp158.pdf，而我這篇文章主要參考Altera的文章” Power Supply Integrity”。(本文對(duì)旁路電容和去耦電容不作區(qū)分，至于兩者的區(qū)別參看下文)。 好的旁路和去耦能改善電源的信號(hào)完整性，這對(duì)系統(tǒng)的穩(wěn)定起很重要的作用。去耦和旁路的設(shè)計(jì)依賴(lài)于系統(tǒng)設(shè)計(jì)和板極需求。比如輸出緩沖器狀態(tài)改變，從邏輯高電平變?yōu)檫壿嫷碗娖綍r(shí)，輸出端從供給的電源到地之間形成一個(gè)低阻抗的通路，這種輸出結(jié)構(gòu)的變化會(huì)使輸出充電或放電，這要求電流能立刻流過(guò)負(fù)載，使之達(dá)到指定的電壓。旁路電容用在這里給瞬時(shí)的電流提供能量存儲(chǔ)。 這些能量存儲(chǔ)的瞬時(shí)響應(yīng)必須覆蓋一個(gè)大的頻率范圍和負(fù)載范圍。因此，這個(gè)能量存儲(chǔ)系統(tǒng)必須包含多種電容。 串聯(lián)電感小的小電容能給高頻轉(zhuǎn)換提供一個(gè)快速響應(yīng)的電流，而大電容能在高頻電容充分放電后接著供給電流。 一般的系統(tǒng)要求電容覆蓋的頻率范圍從1kHz到500MHz，因此需要三種電容： >0.001~0.1uF 高頻電容(high-frequency) > 470 ~3300uF 低頻電容(low-frequency)
典型的能量存儲(chǔ)系統(tǒng) 如果設(shè)計(jì)是采用高密度封裝的，如采用BGA封裝，那么在Vccint/Vccio和地之間用不用旁路電容都將有很大的區(qū)別。因此在這些情況下，只要PCB板空間允許，盡可能放多一些旁路電容。特別是陶瓷電容去很好的頻率響應(yīng)。 PS:這里所指的低頻高頻是指電容的諧振頻率位置，也就是指主要起作用(給DC信號(hào)線上的AC噪聲提供一個(gè)低阻抗的通路，使噪聲從信號(hào)線上流到地)的地方。電容的等效電路模型如下圖，
電容等效電阻抗公式： Z = R + j(wL - 1/wC) 下圖為等效電路的阻抗-頻率圖(Impedance vs. frequency)。
同樣封裝(0805)的不同電容值的電容諧振頻率不一樣。
為了提供給噪聲一個(gè)小阻抗的通路，所以ESR(等效串聯(lián)電阻)和ESL(等效串聯(lián)電感)都要求小一些。 電容的選擇和擺放 高頻旁路電容： 合適的擺放位置對(duì)于高頻電容(0.001~0.1低電感陶瓷電容)來(lái)說(shuō)很重要。設(shè)計(jì)者必須減小電容到器件電源管腳的導(dǎo)線長(zhǎng)度，以減小電感。這個(gè)路徑包括流經(jīng)地平面或電源平面(Vccint/Vccio)的路徑，在這些銅箔平面上每英寸的電感大約1nH。旁路電容的過(guò)孔必須直接穿到地層，Vccint或Vccio層。 PS: 導(dǎo)線(trace)、過(guò)孔(via)和焊盤(pán)(pad)都將影響寄生電感。
寄生電感與環(huán)路面積有關(guān)，具體計(jì)算可以參考下面網(wǎng)頁(yè)： Circuit Board Decoupling Information 通過(guò)縮短連接跡線，可以最大限度地縮小這個(gè)環(huán)的尺寸，從而降低電感。 通過(guò)縮短電流經(jīng)過(guò)的通孔的長(zhǎng)度，也可以最大限度地縮小這個(gè)環(huán)的尺寸，從而降低電感。
在可能的情況下，應(yīng)當(dāng)不使用連接跡線（圖A）——通孔應(yīng)當(dāng)平接至焊區(qū)（圖B）。此外，連接跡線應(yīng)當(dāng)盡可能寬?？梢詫⑼字糜陔娙莺竻^(qū)的側(cè)面（圖C），或者使通孔的數(shù)量翻倍（圖D），進(jìn)一步改善貼裝電感。 中頻/低頻旁路電容： 其他種類(lèi)的電容(47~100uF中頻電容、470~3300uF低頻電容)都是些尺寸比較大的電容，它們能放在板子的任何地方，但無(wú)論如何盡可能靠近芯片器件。 總結(jié)： Vccint/Vccio管腳的高頻旁路電容必須離這些管腳的距離小于 Vccint旁路電容計(jì)算 Vccint是FPGA核心電壓。 在Stratic II器件里，邏輯陣列有不同的結(jié)構(gòu)特性，帶有一些持續(xù)時(shí)間很短(<50ps)的小電流(pA甚至更小)。雖然這些電流很小，但加起來(lái)流過(guò)整個(gè)器件將很大，有可能達(dá)到幾A。每秒這些微小的電流都將轉(zhuǎn)換好幾百萬(wàn)次，這樣就會(huì)存在著數(shù)以百萬(wàn)計(jì)的的開(kāi)關(guān)效果。旁路電容值計(jì)算就是基于平均能量存儲(chǔ)需求而計(jì)算出來(lái)的。 高頻電容的值近似公式為： 邏輯陣列功率=邏輯陣列開(kāi)關(guān)等效電容xVccint^2x時(shí)鐘頻率 logic array power = equivalent switched logic array capacitance × VCCINT2 × clock frequency 或 邏輯陣列開(kāi)關(guān)等效電容=(邏輯陣列功率)/( Vccint^2x時(shí)鐘頻率) equivalent switched logic array capacitance = (logic array power) / (VCCINT2 × clock frequency) 這個(gè)邏輯陣列開(kāi)關(guān)等效電容是整個(gè)器件由Vccint供電的等效開(kāi)關(guān)電容。為了減少電源噪聲，Vccint電源的旁路電容必須比這個(gè)邏輯陣列開(kāi)關(guān)等效電容大得多。高頻旁路電容應(yīng)該比邏輯陣列開(kāi)關(guān)電容大25~100倍。通常取中間數(shù)50。 總的高頻旁路電容=<25-100>x等效開(kāi)關(guān)邏輯陣列電容 High-frequency bypass capacitance = <25 to 100> × equivalent switched logic array capacitance 每一個(gè)Vccint和地的管腳之間都應(yīng)該有一個(gè)高頻電容。每個(gè)高頻旁路電容，等于總的高頻旁路電容除以器件Vccint的管腳數(shù)量。 高頻旁路電容值=<25-100>x邏輯陣列開(kāi)關(guān)等效電容/Vccint管腳數(shù)量 =(<25-100>/Vccint管腳數(shù)量)x邏輯陣列開(kāi)關(guān)等效電容/( Vccint^2x時(shí)鐘頻率)
例子： 器件Vccint功率(Device VCCINT power)= 5 W VCCINT = 1.2 V 系統(tǒng)時(shí)間頻率(System clock frequency) = 150 MHz 高頻旁路電容乘數(shù)(High-frequency bypass capacitor multiplier)= 50 Vccint管腳數(shù)(Number of device VCCINT pins)= 36 旁路電容電容值= (50 / 36 ) x 5W / (1.2V2x 150MHz) = 3.215E-08 = 0.03215E-06 高頻電容的電容值應(yīng)該取至少0.032uF。通過(guò)這個(gè)例子，設(shè)計(jì)者應(yīng)該選擇比這個(gè)大的高頻電容。 中頻電容應(yīng)該選擇47uF~100uF的鉭電容。如果沒(méi)有鉭電容，低電感鋁電解電容的也可以。Stratix II器件至少需要4個(gè)中頻電容，放置距離器件3cm以?xún)?nèi)。另外，至少需要在PCB板上放置一個(gè)470uF~3300uF的低頻電容。 PS： 對(duì)器件功率的估算可以參考下面網(wǎng)頁(yè) Altera PowerPlay早期功耗估算器和功耗分析器 http://www./support/devices/estimator/pow-powerplay.jsp Xilinx Power Solutions http://china./products/design_resources/power_central/index.htm Vccio旁路電容計(jì)算 與Vccint類(lèi)似，Vccio的旁路電容的需求也是基于平均能量?jī)?chǔ)存的。FPGA/CPLD驅(qū)動(dòng)的負(fù)載決定了等效開(kāi)關(guān)電容的大小。不同的I/O塊能工作在不同的電壓和不同的開(kāi)關(guān)頻率。設(shè)計(jì)者應(yīng)該認(rèn)真考慮旁路電容網(wǎng)絡(luò)，用下面的公式計(jì)算高頻旁路電容。 為了降低Vccio的噪聲，旁路電容必須要比總的輸出負(fù)載電容要大很多。高頻旁路電容應(yīng)該是總的負(fù)載電容的25~100倍。每個(gè)Vccio到地之間的高頻旁路電容存在一個(gè)電流，使得器件有一個(gè)很大的電流消耗。 (每個(gè)Vccio)的等效開(kāi)關(guān)I/O電容=負(fù)載數(shù)量x每個(gè)輸出信號(hào)的平均負(fù)載 equivalent switched I/O capacitance (per VCCIO) =number of loads ×average load per output signal I/O高頻電容=<25到100>x等效I/O開(kāi)關(guān)電容 high-frequency I/O capacitance =<25 to 100> × equivalent switched I/O capacitance 高頻電容電容值=I/O高頻電容/bank Vccio管腳的數(shù)量 =(<25到100>/ bank Vccio管腳的數(shù))x負(fù)載數(shù)量x每個(gè)輸出信號(hào)的平均負(fù)載 individual capacitor size = high-frequency I/O capacitance /number of VCCIO pins in the bank = (<25 to 100> /number of VCCIO pins) × number of loads × average load per output signal 例子： 負(fù)載數(shù)量(Number of loads)= 40 signals (每個(gè)輸出信號(hào)的平均負(fù)載)Average load value = 10pF 高頻電容乘數(shù)(High-frequency bypass capacitor multiplier)= 50 Vccio管腳的數(shù)(Number of device VCCIO pins)= 5 旁路電容電容值= (50 / 5) x40 x10pF = 4.0E-09 = 0.004E-06 電容應(yīng)該取值0.004uF。在這個(gè)例子中，設(shè)計(jì)者選擇的高頻電容容值應(yīng)該比這個(gè)要大。應(yīng)該選擇比0.004uF大一個(gè)數(shù)量級(jí)的的0.047uF~0.01uF。 中頻電容應(yīng)該選擇47uF到100uF的鉭電容。每?jī)蓚€(gè)Vccio塊需要一個(gè)中頻電容。如果沒(méi)有鉭電容，低電感的鋁電解電容也可以。這些電容(高頻電容和低頻電容)應(yīng)該距離Vccio管腳小于3cm。最后，每個(gè)Vccio電平(3.3v、2.5V)都至少放一個(gè)低頻電容(470uF~3300uF)。 PS： 鋁和鉭等電解 （大容量）電容器的關(guān)鍵特性參數(shù)。
——鉭電容或低電感的鋁電解電容適合做中頻和低頻旁路電容 陶瓷電容器的特性參數(shù)
——陶瓷電容適合做高頻旁路電容 所示為設(shè)計(jì)邊沿速率約為 200-300 ps 時(shí)的各臨界距離。對(duì)于邊沿速率較低的設(shè)計(jì)，分開(kāi)的距離可輕松地達(dá)到一至二英寸而不導(dǎo)致噪聲問(wèn)題。
在任何電路板上，陶瓷去耦電容器的所需接近度均取決于信號(hào)上升時(shí)間與同個(gè)信號(hào)在電容器引線到被去耦的電源引腳之間的跡線長(zhǎng)度上傳導(dǎo)所需的時(shí)間之比?；疽?guī)則是，電容器距離封裝電源引腳越遠(yuǎn)，其電容效應(yīng)越弱。此效應(yīng)與頻率和電感成正比，而電感又與電容器與電源引腳之間的跡線長(zhǎng)度成正比， Z=2πFL Z 是阻抗，單位是歐姆； F 是頻率，單位是赫茲； L 是電感，單位是亨利。 本文大部分參考 (1) Power Supply Integrity
http://www./support/devices/power/integrity/pow-integrity.html
翻譯版為不才我翻譯的，本來(lái)e文就不好，大家不要見(jiàn)怪! (2)xapp158 Powering Xilinx FPGAs 提供了另一種計(jì)算FPGA旁路電容的方法，如果希望想看中文的話，可以參考ilove314的博文。 (3) xapp623 Power Distribution System (PDS) Design: Using Bypass/Decoupling Capacitors 中文版：功率分配系統(tǒng)（PDS）設(shè)計(jì)：利用旁路電容/去耦電容 (4)xapp489 針對(duì) Spartan-3E FT256 BGA 封裝的四層和六層高速 PCB 設(shè)計(jì) |
|
|
