馮諾依曼結構則是程序空間和數(shù)據(jù)空間不獨立的結構。

哈佛結構是指程序和數(shù)據(jù)空間獨立的體系結構, 目的是為了減輕程序運行時的 訪存瓶頸。

 

典型PC機--馮諾依曼架構

馮·諾依曼體系的特點

1）數(shù)據(jù)與指令都存儲在存儲器中

2）被大多數(shù)計算機所采用

3）ARM7——馮諾依曼體系

哈佛體系架構

哈佛體系結構的特點

1）程序存儲器與數(shù)據(jù)存儲器分開

2）提供了較大的數(shù)存儲器帶寬

3）適合于數(shù)字信號處理

4）大多數(shù)DSP都是哈佛結構

5）ARM9是哈佛結構

CISC：復雜指令集（Complex Instruction Set Computer）

具有大量的指令和尋址方式

8/2原則：80%的程序只使用20%的指令

大多數(shù)程序只使用少量的指令就能夠運行

RISC：精簡指令集（Reduced Instruction Set Computer)

在通道中只包含最有用的指令

確保數(shù)據(jù)通道快速執(zhí)行每一條指令

使CPU硬件結構設計變得更為簡單

流水線技術：

幾個指令可以并行執(zhí)行

提高了CPU的運行效率

內部信息流要求通暢流動

為增加處理器指令流的速度，ARM7 系列使用3級流水線.允許多個操作同時處理，而非順序執(zhí)行。

注，PC指向正被取指的指令，而非正在執(zhí)行的指令

ARM處理器內核流水線

超標量執(zhí)行

超標量CPU采用多條流水線結構。

超標量體系結構描述一種微處理器設計，它能夠在一個時鐘周期執(zhí)行多個指令。在超標量體系結構設計中，處理器或指令編譯器能夠判斷指令能獨立于其它順序指令而執(zhí)行，還是依賴于另一指令，必須跟其按順序執(zhí)行。處理器然后使用多個執(zhí)行單元同時執(zhí)行兩個或更多獨立指令。超標量體系結構設計有時稱“第二代RISC”。

高速緩存（CACHE）

1、為什么采用高速緩存
       微處理器的時鐘頻率比內存速度提高快得多，高速緩存可以提高內存的平均性能。

2、高速緩存的工作原理
        高速緩存是一種小型、快速的存儲器，它保存部分主存內容的拷貝。  

總線和總線橋