SDRAM芯片初始化、行有效、列讀寫時序

上文我們已經了解了SDRAM所用到的基本信號線路，下面就看看它們在SDRAM芯片內部是怎么“布置”的，并從這里開始深入了解內存的基本操作與過程，在這一節(jié)中我們將接觸到有天書之稱的時序圖，但不要害怕，根據文中的指導慢慢理解，您肯定可以看懂它。首先，我們先認識一下SDRAM的內部結構，然后再開始具體的講述。

128Mbit（32M×4）SDRAM內部結構圖（點擊放大）

芯片初始化

可能很多人都想象不到，在SDRAM芯片內部還有一個邏輯控制單元，并且有一個模式寄存器為其提供控制參數。因此，每次開機時SDRAM都要先對這個控制邏輯核心進行初始化。有關預充電和刷新的含義在下文有講述，關鍵的階段就在于模式寄存器（MR，Mode Register）的設置，簡稱MRS（MR Set），這一工作由北橋芯片在BIOS的控制下進行，寄存器的信息由地址線來提供。

SDRAM在開機時的初始化過程

SDRAM模式寄存器所控制的操作參數：地址線提供不同的0/1信號來獲得不同的參數。在設置到MR之后，就開始了進入正常的工作狀態(tài)，圖中相關參數將結合下文具體講述

行有效

初始化完成后，要想對一個L-Bank中的陣列進行尋址，首先就要確定行（Row），使之處于活動狀態(tài)（Active），然后再確定列。雖然之前要進行片選和L-Bank的定址，但它們與行有效可以同時進行。

行有效時序圖

從圖中可以看出，在CS#、L-Bank定址的同時，RAS（Row Address Strobe，行地址選通脈沖）也處于有效狀態(tài)。此時An地址線則發(fā)送具體的行地址。如圖中是A0-A11，共有12個地址線，由于是二進制表示法，所以共有4096個行（212=4096），A0-A11的不同數值就確定了具體的行地址。由于行有效的同時也是相應L-Bank有效，所以行有效也可稱為L-Bank有效。

列讀寫

行地址確定之后，就要對列地址進行尋址了。但是，地址線仍然是行地址所用的A0-A11（本例）。沒錯，在SDRAM中，行地址與列地址線是共用的。不過，讀/寫的命令是怎么發(fā)出的呢？其實沒有一個信號是發(fā)送讀或寫的明確命令的，而是通過芯片的可寫狀態(tài)的控制來達到讀/寫的目的。顯然WE#信號就是一個關鍵。WE#無效時，當然就是讀取命令。

SDRAM基本操作命令, 通過各種控制/地址信號的組合來完成（H代表高電平，L代表低電平，X表示高低電平均沒有影響）。此表中，除了自刷新命令外，所有命令都是默認CKE有效。對于自刷新命令，下文有詳解

列尋址信號與讀寫命令是同時發(fā)出的。雖然地址線與行尋址共用，但CAS（Column Address Strobe，列地址選通脈沖）信號則可以區(qū)分開行與列尋址的不同，配合A0-A9，A11（本例）來確定具體的列地址。

讀寫操作示意圖，讀取命令與列地址一塊發(fā)出（當WE#為低電平是即為寫命令）

然而，在發(fā)送列讀寫命令時必須要與行有效命令有一個間隔，這個間隔被定義為tRCD，即RAS to CAS Delay（RAS至CAS延遲），大家也可以理解為行選通周期，這應該是根據芯片存儲陣列電子元件響應時間（從一種狀態(tài)到另一種狀態(tài)變化的過程）所制定的延遲。tRCD是SDRAM的一個重要時序參數，可以通過主板BIOS經過北橋芯片進行調整，但不能超過廠商的預定范圍。廣義的tRCD以時鐘周期（tCK，Clock Time）數為單位，比如tRCD=2，就代表延遲周期為兩個時鐘周期，具體到確切的時間，則要根據時鐘頻率而定，對于PC100 SDRAM，tRCD=2，代表20ns的延遲，對于PC133則為15ns。