小男孩‘自慰网亚洲一区二区,亚洲一级在线播放毛片,亚洲中文字幕av每天更新,黄aⅴ永久免费无码,91成人午夜在线精品,色网站免费在线观看,亚洲欧洲wwwww在线观看

分享

HDI手機板技術及市場發(fā)展趨勢

 Taylor 2008-01-11
  • 在手機產品功能越來越多、體積越來越輕薄短小的趨勢發(fā)展之下,手機PCB在電路設計與制程技術上也日益復雜精進;臺灣是全球手機板的生產重地,未來在相關產業(yè)上的發(fā)展亦頗受矚目,本文將深入介紹目前手機PCB技術的發(fā)展情況,并剖析臺灣PCB產業(yè)在全球市場中面臨的機會與挑戰(zhàn)。
  •   
    手機板技術發(fā)展趨勢

    PCB(Printed Circuit Board;印刷電路板)是提供電子零組件在安裝與互連時的主要支撐體,其依照電路設計,將連接電路零件之電氣布線繪制成布線圖形,并利用機械加工、表面處理等方式,在絕緣體上使電氣導體重現。由于電路板質量良窳將直接影響手機的可靠度,因此是手機上不可或缺的關鍵基礎零件。隨著手機功能的增加,手機的電路設計復雜度亦隨之增加,加上消費者對手機輕薄短小需求日增,也使得電路板的設計朝向如何在單位面積中布更多的線路,以達到搭載更多組件的目的。

    因此,隨著手機輕薄短小的需求,PCB技術層次不斷精進,臺灣手機板技術的發(fā)展歷程如(圖一)所示,從早期一次成型全板貫穿的互連做法開始,發(fā)展至應用局部層間內通的埋孔及外層相連之盲孔技術制造的盲/埋孔板,一直到利用非機械成孔方式制造的高密度互連基板(HDI),手機板的線寬/線距亦由早期的6/6(mils/mils)進步到目前HDI板的3/3~2/2(mils/mils)。


    (圖一) 手機版技術發(fā)展趨勢〈資料來源:工研院經資中心ITIS計劃〉
      
    HDI技術簡介

    HDI電路板定義

    HDI電路板的定義是指孔徑在6mil以下,孔環(huán)之環(huán)徑(Hole Pad)在0.25mm以下者的微導孔(Microvia),接點密度在130點/平方吋以上,布線密度于117吋/平方吋以上,其線寬/間距為3mil/3mil以下的印刷電路板者。一般來說以HDI電路板有以下幾項優(yōu)點:

    1.可降低PCB成本:當PCB的密度增加超過八層板后,以HDI來制造,其成本將較傳統(tǒng)復雜的壓合制程來得低。

    2.增加線路密度:傳統(tǒng)電路板與零件的互連,必須經由QFP四周所引出的線路與通孔導體作為連接的方式(扇入及扇出方式),因此這些線路需要占據一些空間。而微孔技術可以將互連所需的布線藏到下一層去,其不同層次間焊墊與引線的銜接,則以墊內的盲孔直接連通,無須以扇入及扇出式布線。因此外層板面上可放置一些焊墊(如mini-BGA或CSP之小型球焊)以承接較多的零件,可增加電路板的密度。目前許多高功能小型無線電話的手機板,便是使用此種新式堆棧與布線法。

    3.有利于先進構裝技術的使用:一般傳統(tǒng)鉆孔技術因焊墊大小(通孔)及機械鉆孔的問題,并不能滿足新世代細線路的小型零件需求。而利用微孔技術的制程進步,設計者可以將最新的高密度IC構裝技術,如矩陣構裝(Array package)、CSP及DCA(Direct Chip Attach)等設計到系統(tǒng)中。

    4.擁有更佳的電性能及訊號正確性:利用微孔互連除可以減少訊號的反射及線路間的串訊干擾,并使電路板線路的設計可以增加更多空間外,由于微孔的物理結構性質是孔洞小且短,所以可減少電感及電容的效應,也可減少訊號傳送時的交換噪聲。

    5.可靠度較佳:微孔因有較薄的厚度及1:1的縱橫比,在訊號傳遞時的可靠度比一般的通孔來得高。

    6.可改善熱性質:HDI板的絕緣介電材料有較高的玻璃轉換溫度(Tg),因此有較佳的熱性質。

    7.可改善射頻干擾/電磁波干擾/靜電釋放(RFI/EMI/ESD):微孔技術可以讓電路板設計者縮短接地層與訊號層的距離,以減少射頻干擾及電磁波干擾;另一方面可以增加接地線的數目,避免電路中零件因靜電聚集造成瞬間放電,而發(fā)生損壞。

    8.增加設計效率:微孔技術可以讓線路安排在內層,使線路設計者有較多的設計空間,因此在線路設計的效率可以更高。

    增層法(Build-Up)介紹

    為因應電路板上組件密度增加、細線布局不斷增密、層板間互連密度增大,增層法(Build Up)的技術發(fā)展迅速,目前已成為制造HDI結構的超薄多層線路板及載板,不可或缺的重要技術。

    所謂增層法就是利用傳統(tǒng)多層板逐次壓合的觀念,在以雙層或四層板為基礎的核心基板的板外,逐次增加絕緣層及導體層,在絕緣層上制造導體線路,并以非機械成孔之微孔做為增層間的互連,而在部分層次間連通的盲孔(Blind Hole)與埋孔(Buried Hole),可省下通孔在板面上的占用空間,使有限的外層面積可盡量用以布線和焊接零件。

    一般來說,增層法制程與傳統(tǒng)印刷電路板制程主要差異,是傳統(tǒng)印刷電路板使用 Prepreg為材料,將已制作線路之雙面板,依需求層數,迭合對位一次壓合而成多層結構的電路基板;而增層法是在既定的基板上,一層一層個別制作而達到多層結構的功能,因此,Build-Up基板的功能特性,與增層前基板材質的特性息息相關。

    制程上,增層板制程的分類包括了絕緣的材料、微孔制作的方式及金屬化制程。在絕緣材料方面,有液態(tài)、膜狀及與其它材料結合之薄膜。微孔成孔方法主要有影像成孔、雷射鉆孔、干或濕式蝕刻等。在金屬化制程方面則有全加成法、半加成法、減成法及導電膠。目前臺灣HDI手機板的制作主要以利用背膠銅箔(RCC)加上雷射鉆孔的方式為主。

    以背膠銅箔材質的制程為例:一開始以制作好的雙層板或多層板為核心基材,在將背膠銅箔壓合在基板之前,一般會有預先處理的程序,來增進背膠銅箔與基板間的表面附著力。當背膠銅箔被固定在基板上后,隨著對銅箔的不同處理而有多樣的制造程序。我們可以利用蝕刻的方式將銅箔層的厚度減少到3~5μm,或者完全去除銅箔層,直接以雷射鉆孔、無電鍍銅、除膠渣、全板鍍銅、完成整個表面線路的導線連接,或直接在厚銅上制造銅窗、以雷射法或電漿法成孔、無電鍍銅、全板鍍銅等方式,完成整個表面線路的導線連接,并重復以上程序來增加層板數。通常我們在核心基板的兩側以對稱的方式增層,以防止電路板變形及扭曲,只有特殊的情況下才會在基板的單側做不對稱的增層。(圖二)為各式增層法的比較。


    (圖二) 各式增層材料制程比較

    手機用HDI板發(fā)展趨勢

    通常在一支70g左右的手機產品中,電池重約20g,外殼重約15g,印刷電路板(已安裝組件)重約15g,三者分別約占產品總重的30%、20%和20%。在手機朝向輕量化發(fā)展的趨勢下,預計透過電路板薄型化與采用高集成化LSI減少安裝面積,可再降低3g重量。而在電路板薄型化的部分即是使用高密度電路布線的HDI電路板,以降低板的層數達到薄型化的目標。手機用HDI板為支持產品設計端的發(fā)展,追求單位面積更高密度是未來不斷發(fā)展的方向。如(表一)所示,目前手機產品大約已有75~80%使用到HDI電路板,主要為1+4+1結構的六層板,2003年起手機用HDI電路板將朝2+4+2結構的八層板發(fā)展,線寬/距則為60/60μm。


      
    臺灣手機板市場發(fā)展現況

    臺灣PCB手機板產業(yè)自1999年起開始蓬勃發(fā)展,HDI板更是于2000年大幅成長,比重由原本15%不到,快速成長至60%;由于2000年HDI板供不應求價格因而上漲,臺灣PCB廠商紛紛大幅擴充設備增加產能,孰料2001年全球手機需求量迅速飽和,手機板需求量在手機庫存甚多情況下甚至下滑,因此雖然HDI板迅速成為手機板的主流,HDI板價格降幅卻高達25%以上,使許多臺灣PCB廠商未蒙其利,便蒙其害損失不小。

    根據工研院經資中心統(tǒng)計,2001年臺灣PCB手機板產值約為142.8億新臺幣,較2000年178億衰退25%;手機板產量約為1.25億片,亦較2000年的1.3億片微幅減少3.8%;2001年手機板產量以華通的4200萬片最多,而臺灣手機板占營收比重最高的公司,依次是耀華、楠梓電、欣興。保守估計臺灣目前手機板產能超過1.8億片/年,根據IEK預估,2002年臺灣PCB全年手機板產量在手機市場景氣逐漸回春、及全球手機庫存減少帶動下,可望達到1.6億片,然而在供過于求的情況下,手機板價格回升的可能性仍不大。

    臺灣手機板自2002年第二季起開始明顯回春,雖然全球手機需求并未明顯成長,然而在手機庫存消化后,手機板需求已逐漸增加。手機板大廠耀華、楠梓電2002年上半年均已轉虧為盈,擺脫2001年虧損的窘境;華通雖然整體營收仍衰退而導致虧損,但在手機板上卻大有斬獲,2002年上半年手機板出貨量高達 2,500 萬片,除積極爭取既有手機客戶的 PCB 訂單,在拓展新客戶如華寶、新力(Sony)、易利信(Ericsson)等手機廠方面也漸具成效,已確定接獲BENQ及SonyEricsson等手機廠的訂單,并從七月起交貨,估計全年手機板產量將可達5,500 萬片,幾占全球手機 PCB 市場的15%。2002年臺灣主要PCB手機板廠商手機板出貨量及與國際大廠的關系整理如(表二)、(表三)。


    (表二) 2002年臺灣手機板廠商出貨現況〈資料來源:工研院經資中心ITIS計劃(2002/10)〉


    (表三) 手機板廠生產狀況與國際大廠關系整理〈資料來源:工研院經資中心(2002/07)〉

    臺灣業(yè)者的發(fā)展優(yōu)勢與未來展望

    手機用HDI板已成為成為手機板的主流,2000年全球HDI電路板市場需求為270萬平方公尺,2001年盡管全球經濟不景氣,其市場依然呈現7.4%的成長率達290萬平方公尺。預估2002年在手機市場復蘇帶動下,加上NB取代DT效應、DSC及PDA等產品持續(xù)成長下,全球HDI電路板可望成長13.8%,達330萬平方公尺。

    另外,根據工研院預估,2002年全球手機用HDI板之需求量將達196.6萬平方公尺,總產值達新臺幣354.9億元,預估2003手機用HDI板需求量將達259.5萬平方公尺,產值也可望達到新臺幣441億元。而2002年臺灣手機板產值可望達180億臺幣,較2001年的142.8億元臺幣成長25%,其中HDI板所占比重高達九成。

    雖然未來全球手機市場大幅成長的可能性不高,但隨著國際手機大廠陸續(xù)釋出代工訂單,未來臺灣手機業(yè)者手機出貨情況將可望逐年成長。目前臺灣主已有明電、大霸、泓越、致福、仁寶、華寶、華冠及廣達等業(yè)者開始量產出貨,由于未來臺灣手機制造仍將有很大的成長空間,因此對臺灣PCB廠商來說仍然有一些新的商機可搶,對臺灣PCB廠商來說,如何從上述臺灣國產手機廠商中取得訂單,則將是各PCB廠商的重要課題。

    發(fā)展中的大陸市場

    2001年以來,歐美手機大廠及制造手機最多的EMS廠在歐美地區(qū)大量裁員、關廠,紛紛將制造重心放到大陸,可望在大陸釋出不少手機PCB板的量,為此臺灣也已有不少廠商將HDI設備移至大陸,準備就近搶單,而華通在上海、華北設立服務中心其用意便是如此,而近來鴻海接下Nokia手機代工訂單,并由欣興負責其PCB產品便是成功的例子。未來大陸將成為手機制造基地,相信未來這樣的機會將越來越多。

    另外大陸國產手機廠商的動向亦值得觀察,在大陸政府政策大力扶持下,2002年大陸國產手機發(fā)展迅速,預估2002年大陸國產手機的銷售量高達2000萬臺,目前臺灣已有手機廠商為大陸廠商代工,比重也有逐步提高的趨勢,因此未來大陸手機廠商發(fā)展趨勢值得臺灣PCB廠商多加留意。

    目前HDI電路板主要生產國是日本,臺灣與韓國發(fā)展亦被看好;臺灣雖然在技術層次與外圍產業(yè)支持仍不及日本,但不論在交期、價格與制程彈性上卻是最具競爭力的。而中國大陸則因擁有廣大內需市場而備受矚目,未來大陸HDI電路板之生產能力可望在外商(尤其是臺商)的領導下逐步成長。

    由于臺灣廠商在HDI的布局早,已較其它國家廠商具有優(yōu)勢,加上臺灣廠商仍在積極開拓手機板市場,因此在臺灣廠商積極努力下,2003年臺灣HDI手機板產值全球市占率將可望超過五成,成為全球最重要的手機用PCB制造王國,而HDI板也將成為臺灣電路板未來發(fā)展最重要的電路板產品。

  •  

    2008年中國HDI市場留給內資PCB企業(yè)的機會

    技術分類: EDA工具與服務  | 2008-01-09
    來源:pcbtn

      一、HDI板主要應用領域

      PCB行業(yè)通常把HDI板定義為導電層厚度小于0.025mm、絕緣層厚度小于0.075mm、線寬/線距不大于0.1mm/0.1mm、通孔直徑不大于0.15mm、而I/O數大于300的一種電路板,這是一種高端PCB類型。HDI板依結構可分為全層互連與基本型兩大類,后者采用電鍍?yōu)閷优c層的導電連接,雖然制程及設計自由度均不如前者,但由于材料成本較低,所以廣為應用。HDI板市場的迅速發(fā)展主要來自手機及IC封裝的應用,下一波則是來自筆記本電腦的應用。全球HDI應用市場有五成以上集中在手機市場;三成多應用于載板。電腦領域約占一成,以筆記本電腦為主。其他則包括汽車、醫(yī)療器材以及DVC等產品,約占一成。

      二、全球歷年HDI板產值占PCB總產值比重

      隨著電子產品廣泛朝著短、小、輕、薄趨勢發(fā)展,適應這種趨勢發(fā)展的高密度互連-HDI板的應用范圍越來越廣泛,其在PCB總產值的比重也越來越大。

      三、全球HDI板的市場規(guī)模及增長率

      根據統(tǒng)計數據,HDI板全球市場規(guī)模2006年增長14%達到80億美元,2007年將增長15%達到92億美元,預計到2009年

    將達到112億美元。未來幾年增長將減緩,雖然生產廠商將會增加、產能擴大以及應用產品增加,仍可能保持10%以上的增長速度,并遠高于未來幾年PCB整體5%的平均增長率。

      四、全球HDI板生產向中國轉移趨勢明顯

      目前歐美主要HDI制造商除ASPOCOM、AT&S仍為諾基亞供應2階HDI手機板外,其余大部分HDI產能已由歐洲向亞洲轉移。全球二十大HDI板供應商基本由日本、韓國、中國臺灣地區(qū)把持,主要有日商Ibiden、Shinko、CMK、Panasonic,臺商欣興、南亞、楠梓、健鼎、華通,韓商三星電機、大德、LGPCB等。日本的HDI大廠Ibiden、Shinko、CMK、Panasoni憑借日本發(fā)達的載板、手機、數碼相(攝像)機業(yè)得以保持HDI板制造世界龍頭地位,韓國的三星、LG電子巨擎培育了三星電機、大德、LGPCB等世界級HDI制造商,中國臺灣地區(qū)的HDI大廠欣興、南亞、楠梓、健鼎、華通則將成為全球第一的晶圓代工業(yè)、全球第二大的IC設計業(yè)、全球第三大DRAM制造業(yè);中國大陸HDI板生產迅猛,并集中在手機市場,主要得益于全球近一半手機在中國生產。比較近兩年全球HDI主要生產國,預期未來韓國、日本與中國臺灣地區(qū)因為廠商將產能外移及產能配置的考慮,加上HDI應用大戶——手機、數碼相機、PC生產逐漸向中國大陸HDI轉移,中國HDI板生產比重將進一步加大。

      五、中國HDI板的市場規(guī)模及增長率

      2007年,中國HDI市場規(guī)模將達到23億美元,約占中國PCB總產值的六分之一,展望未來三年HDI板市場仍然保持高速增長。

      六、中國HDI板市場現狀:需求巨大,有效供給遠遠不足

      PCB行業(yè)一般用面積來考量HDI的市場需求或產能。HDI板在全球電子制造中心——中國有著巨大的市場需求,如前所述HDI板的主要應用領域為手機、筆記本電腦、IC載板與其它數碼產品。在中國,HDI由于目前只有極少數廠商生產載板,因此國內HDI的主要用途是手機、筆記本電腦和其他數碼產品,三者比例為90%、5%、5%。據賽迪顧問《2007年上半年中國移動通信終端產業(yè)研究報告》統(tǒng)計預測,2007年中國手機產量將超過5.6億部,目前的手機已經90%采用HDI板,根據按照“1平方米HDI板大約配套180部手機”,可計算出中國手機用HDI板的市場需求在280萬平方米,考慮到筆記本電腦、其它數碼產品需求占另外的10%,則中國HDI市場需求將超過300萬平方米。供給方面,從中國主要HDI廠商的產能情況來看,盡管部分廠商進行了投資擴產,但從整體來講,國內HDI的產能增長仍不能滿足快速增長的需求。國內市場上真正能批量供應的企業(yè)有超毅科技、華通電腦、聯能科技、奧特斯、揖斐電、上海美維、汕頭超聲、華鋒微線、名幸電子、敬鵬(蘇州)電子、上海展華電子等,據有關的統(tǒng)計,目前中國大陸HDI產能約為350萬平方米。這樣,國內HDI總產能已經大于上述中國HDI板總需求300萬平方米,這是否意味著國內HDI板市場供過于求呢?實際上恰恰相反,國內HDI板的需求遠遠得不到有效滿足。

      中國HDI板供應商的一個突出特點,是外資企業(yè)(包括臺灣地區(qū))占優(yōu)勢,在中國設廠是人力成本較低、環(huán)保壓力較少的選擇,是其產能在海外的延伸,因而其客戶群體也帶著強烈的外資背景色彩。事實上,目前中國老牌HDI制造企業(yè)的客戶,基本以國外企業(yè)為主,如Nokia、Motorola、三星、索愛,而國產新興的手機廠商對HDI的需求,則絕大部分留給了本土HDI制造商。如前所述,HDI板的最大應用是手機,國產手機的經營狀況將決定這些本土HDI制造商的訂單。

     

      這11家國產主要手機制造商年產總量,加上中國其他非主流手機商約5000萬部產量,以及取消手機牌照后,原來無牌照手機制造商(俗稱黑手機)的5000萬部手機,則中國國產手機年總產量可達2億部。這樣,我們可重新分析中國HDI的供求關系。假設中國國產手機板主要由國內HDI廠來制造(這樣假設是合理的,因為上面已經分析中國外資HDI廠的產能絕大部分已經留給了國外客戶),一年手機總產量為2億部,同樣90%采用HDI板并根據按照“1平方米HDI板大約配套180部手機”,可計算出中國國產手機用HDI板的市場需求在100萬平方米,考慮到筆記本電腦、其它數碼產品需求占另外的10%,則總需求將超過110萬平方米。那么國產HDI制造商的產能又是多少呢?據統(tǒng)計,國內本土HDI供應商的總約為65萬平方米,所以中國本土HDI供應商產能僅滿足60%的實際需求,存在巨大的供給缺口。

      七、HDI板市場進入的技術壁壘

      由于HDI板供給缺口巨大,那么短期間內的PCB廠是否會一哄而上,搶奪這份蛋糕呢?HDI產業(yè)存在較大的資金與技術進入壁壘,從而屏蔽了中小企業(yè)上HDI的可能。手機、筆記本電腦用HDI板的具體技術要求目前除了外資廠以及為數不多的國內PCB企業(yè)掌握二階HDI技術,其余PCB廠還停留在掌握一階HDI技術或二階試產階段。隨著下游產品功能日益增加、線路密度孔密度要求逐漸增加,擺在企業(yè)面前的技術鴻溝將會逐漸加大。

     
     
     

    高速HDI電路板設計過程的考慮

    【來源:PCB信息網】【作者:】【時間: 2006-11-14 9:09:12】【點擊: 315】


    摘  要:高密度互連(HDI)印制電路板現今正逐步得到廣泛應用。傳統(tǒng)的HDI電路板應用于便攜式產品和半導體封裝兩類產品中。該文將專注于HDI快速成長的第三類應用:高速工業(yè)系統(tǒng)應用,這類應用于電信、計算機系統(tǒng)的印制電路板不同于前述兩類的地方在于:PCB板面尺寸大、關注重點是電氣性能,而且導線的挑戰(zhàn)在于非常復雜的PBGA和CCGA的封裝。

    對設計人員而言,首先要注意的是不顧設計最好的意圖而設計高速系統(tǒng),需要了解在系統(tǒng)中如何使用材料來滿足物理器件的性能指標。PCB的材質選擇、層疊結構和設計規(guī)則將影響電氣性能(比如:特性阻抗、串擾和信號調節(jié))。器件密度也將顯示出PCB布線規(guī)則、設計規(guī)范、材質選用和微孔結構選擇的功能。埋、盲孔對那些復雜的、多次積層的電路板而言是簡單的結構。相比材質的穩(wěn)定性、板面處理和設計規(guī)則而言,組裝過程的問題會在電路測試中得到確認。

    關鍵詞:高密度互連 特性阻抗 串擾 設計規(guī)則 埋孔 盲孔  背膠銅箔 低壓差分信號 突破模式 信號完整性

    1 .引言: HDI的三類典型應用平臺

        HDI產品的分類是由于近期HDI的發(fā)展及其產品的強勁需求而決定。移動通信公司以及他們的供應商在這個領域扮演了先鋒作用并確定了許多標準。相應的,產品的需求也促使批量生產的技術局限發(fā)生改變,價格也變的更實惠。日本的消費類產業(yè)已經在HDI產品方面走在了前面。計算機與網絡界還沒有感受到HDI技術腳步走近的強大壓力,但由于元件密度的增長,很快他們將面臨這樣的壓力并啟用HDI技術。鑒于不斷縮小的間距和不斷增長的I/O數,在倒裝芯片封裝上使用HDI基板的優(yōu)點是非常明顯的。

        HDI技術可分為幾種技術類型。HDI產品的主要驅動力是來自移動通信產品,高端的計算機產品和封裝用基板。這幾類產品在技術上的需求是完全不同的,因此HDI技術不是一種,而是有數種,具體分類如下:

          小型化用HDI產品

          高密度基板和細分功能用HDI產品

          高層數HDI產品

    1.1 小型化HDI產品

        HDI產品小型化最初是指成品尺寸和重量的縮減,這是通過自身的布線密度設計以及使用新的諸如uBGAs這樣的高密度器件來實現。在大多數情況下,即使產品價格保持穩(wěn)定或下滑,其功能卻不斷增強。內部互連采用埋孔工藝結構的主要是6層或者8層板。產品其它特性則包括如下一些:采用10mil的焊盤,3-5mil的過孔,大部分采用4mil 的線寬/線距,板厚也控制在40mil以內,采用FR4或具有高的Tg.(160 ℃)的FR4 基材。圖1-1描述HDI的基本結構和主要設計規(guī)則。

    Fig1-1 消費類產品的小型化

        該技術是在HDI技術中處于領先地位。密度設計提供了較小尺寸和較高的密度,其中就包括了uBGA或倒裝芯片的引腳。

    1.2 高密度基板HDI產品

        高密度基板的HDI板主要集中在4層或6層板,層間以埋孔實現互連,其中至少兩層有微孔。其目的是滿足倒裝芯片高密度I/O數增加的需求。該技術很快將會與HDI融合從而實現產品小型化。圖1-2描述了典型的基板結構。

    Fig 1-2 封裝用的高密度IC基板

        該技術適用于倒裝芯片或者邦定用基板,微孔工藝為高密度倒裝芯片提供了足夠的間距,即使2+2結構的HDI 產品也需要用到該技術。

    1.3 高層數HDI產品

        高層數HDI板通常是第1層到第2層或第1層到第3層有激光鉆孔的傳統(tǒng)多層板。采用必須的順序疊層工藝,在玻璃增強材料上進行微孔加工是另一特點。該技術的目的是預留足夠的元件空間以確保要求的阻抗水平。圖1-3描述了該類典型的多層板結構。

    Fig 1-3 高性能產品的高層數板

        該技術適用于擁有高I/O數或細間距元件的高層數HDI板,埋孔工藝在該類產品中并非是必要工藝,微孔工藝的目的僅僅在于形成高密度器件(如高I/O元件、uBGA)間的間距,HDI產品的介電材料可以是背膠銅箔(RCF)或者半固化片(prepreg)。

    2. 高性能產品平臺

        高性能HDI產品的發(fā)展有5個主要驅動因素必須予以考慮,這幾個因素相互交替作用。這些因素分別是:

         電路(信號完整性)

         元件

         基材

         疊層與設計規(guī)則

         組裝過程的考慮

        設計這種帶微孔的印制電路板是非常復雜的任務,雖然電路由于考慮了信號完整性顯得極為重要的,但是成本的因素也不容忽視?;诖?,實際操作中必須考慮折中的方案。

    2.1 電路(信號完整性)考慮

        實際電路的性能因信號上升時間的不同而有所差別,由于這些面積較大、性能要求較高的HDI板處理的是高速的計算機總線或電信信號,它們對于噪聲和信號反射非常敏感。以下5個最本質的特性可描述出信號的敏感度:

          特性阻抗

          低壓差分信號(LVDS)

          信號衰減

          噪音敏感度

          串音干擾

        信號完整性因素

        單端的微帶線、帶狀線、共面和差分信號的特性阻抗是由基材的介電常數、板厚、層疊結構、設計規(guī)則共同決定的。信號的衰減是材料的介電損耗、設計規(guī)則和線路長度共同作用的結果。包括串擾在內的各種噪音如: 地平面反彈噪聲(ground bounce) ,開關噪聲(switching noise),電源峰值噪聲(Power supply spikes)等,則是由板的疊層結構確定的電源耦合、地層、設計規(guī)則和原材料特性共同作用的結果。

        改善高速信號板的信號完整性的一個主要目標就是降低電感。低電感值的SMT 焊盤通常是那些沒有走線或采用 VIP (Via-in-pad)工藝的焊盤。圖2-1說明一個微孔的電感和電容值僅是一個標準通孔的十分之一左右。

    Fig2-1 通孔與微孔的電氣性能比較

    2.2 元件的考慮

        高I/O數、細間距的BGA和uBGA技術日新月異,這些技術的普遍使用正是微孔工藝在這些面積較大的多層板中得到廣泛采用的重要原因。即使器件采用更精細的1.0或0.8mm的間距,由于I/O數量的不斷增加,元件依然很大,這就增加信號線布線的難度。一些大而復雜的BGA就通過采用共熔(co-fired)陶瓷基板來解決這些問題,如果一邊的陶瓷快接近32-34mm的時候,焊料柱將替代焊料球。如下因素將影響設計:

         SMT間距

         I/O數

         元件尺寸

         焊料球/焊料柱

        圖2-2描述了一些新的面積陣列元件,這些元件要求采用微孔工藝實現信號的有效傳輸。左側是384個引腳焊料球、0.8mm間距的uBGA器件,右側是1247個引腳焊料柱、1.0mm間距的CCGA(Ceramic Column Grid Array)器件。

    Fig2-2 具有更高I/O數和更精細間距的新型BGA

    2.3 基材的考慮

        高性能多層板的基材特性是首要考慮的因素。下述黑體部分的5個基材特性與其它設計因素相互影響。

         板厚

         介電常數(Dk)

         耗散因素(Dj)/介質損耗角

         線性熱膨脹系數(CTE)

         玻璃轉變溫度(Tg)

        介電常數(Dk)和耗散因素是影響電氣性能最主要的兩個特性。從圖2-3可知,許多不含環(huán)氧材料的樹脂可被采用,也可使用多種類型的增強纖維材料(包括不含增強材料的背膠銅箔(RCF—Resin Coated Foil))。前述的兩個因素的結合決定了基材的介電性能,樹脂也有典型的玻璃轉變溫度——Tg值。圖2-4列舉了一些典型的高性能材料。

    Fig2-3 不同類別的新型介電質與高性能樹脂和增強材料比較

    2.4 疊層的考慮

        板的疊層和設計規(guī)則的不確定性對印制電路板生產商有一定的影響,這就要求控制在生產商的生產能力范圍內否則設計目標無法達到。如下因素至關重要:

         板厚

         VIP工藝

         設計規(guī)則

         過孔結構

         突破模式

        采用微孔工藝的VIP技術很容易達到8mil(0.2mm)的焊盤,要比埋孔大一些。圖2-5說明了該情況下的設計規(guī)則,即信號層和設計規(guī)則所確定的傳輸線路的容量要比元件和電路要求的傳輸線路的容量大。

    Fig 2-5 線路容量圖示

    現實中有許多預測線路需求的模型,下面提供了八類常用的模型:

         HP‘‘s Design Dense Index

         Toshiba Technology Map

         Equivalent Ics Per Square Inch

         Coors,Anderson & Seward‘‘s Statistical Wiring Length Technique

         Rent‘‘s Rule Techniques

         Section Crossing Technique

         Geometric Approach

         Seraphim Wiring Factor

        根據線路需求的評估,不同線路的容量是可以預測的,設計規(guī)則和疊層結構則決定了這個容量。下表為當前產業(yè)界的能力:

    特點

    傳統(tǒng)PCB

    傳統(tǒng)HP-HDI

    PBGA/MCML HDI

    高I/O的倒裝芯片

    最小線寬(mil)

    4

    5

    3

    1.6

    最小線距(mil)

    4

    5

    3

    2.0

    最小焊盤間距(mil)

    14

    20

    10

    9.3

    焊盤最小直徑(mil)

    20

    12-14

    12

    4-5

    過孔形成方法

    機械鉆孔

    光致成孔/激光成孔

    光致/激光/等離子成孔

    多束激光成孔

    最小過孔直徑(mil)

    10

    4-6

    3-7

    2.5-3.5

    焊盤表面處理

    SOS Bumps

    所有

    Ni-Au

    Microbumps

    目前產業(yè)界生產能力比較

    圖 2-6 描述了最常見的HDI結構,這六種結構遵循了最新的IPC-2315規(guī)范,最前面的四類使用頻率最高。

    Fig2-6 高性能HDI多層板中最常見結構

    2.5 組裝過程的考慮

        設計中需要考慮的最后一個因素就是組裝工藝,如下四個必要的設計特點需要考慮進去:

         在線測試性

         SMT組裝間距

         板面大小(關系到印刷焊料鋼板大?。?

         返修

        如果采用了VIP工藝,那么在線測試的可行性則成為最主要的挑戰(zhàn)。這是因為對大的面積陣列元件,VIP技術無法使用突破模式,而是直接嵌入到板內,所以添加測試盤必須考慮到不能損害信號完整性,同時由于X-Y向的熱膨脹系數的改變,所以也要注意組裝后的板面尺寸變化。如果板面尺寸較大并且印刷焊料的鋼板工作片的參考數據點是以一個拐角為基準的,那么在徑向每一線性英寸的改變將會使板面尺寸與其它拐角產生0.4英寸的偏差;對一片12inch×16inch板而言,在它較遠的拐角則可能產生高達5—7mil的偏差。如果采用了細間距的uBGA,這將是焊接不良的主要原因,對這類器件而言是無法返修的。

        要想返修比較可行,基材特性顯得尤為重要,在拆卸元件、重焊焊盤以及重新安裝新器件的時候,基材要能經受住集中的熱沖擊還不能導致剝離。

    3. 結論

        高性能HDI類產品是復雜元件的載體,這類產品具有如下特點:有高的I/O數、更精細的間距、電路的運行頻率極高和信號上升時間很快。這樣就對信號完整性要求非常嚴格,自然的也對基材要求嚴格,過孔結構、疊層方案、設計規(guī)則的選擇更加復雜。

        通過圖3-1可以了解所有這些驅動力的優(yōu)點,該圖顯示的是一個12層HDI的第一類多層板,該板中有四層具有埋孔,第一到第五層有盲孔。該板就用于連接六片有1247個I/O 陶瓷焊料柱的陣列器件(1.0mm 的間距),與該板具有等效功能的通孔多層板的層數則會高達24層,對連接系統(tǒng)而言,這樣的厚度太厚,而且還將導致過多的噪聲和信號損失等不良后果。

     
     

    PCB設計技術問答

    上網時間:2007年10月23日 收藏   打印版   推薦給同仁   發(fā)送查詢
     

    電子工程專輯網站論壇以其專業(yè)性及嚴謹性吸引了大批具有多年設計經驗的工程師參與。在此,我們挑選出一些來自論壇的精彩問答,以使更多的工程師受惠。更多精彩內容,請見forum.

    關于混合電路PCB材質選擇及布線注意事項

    問:在當今無線通信設備中,射頻部分往往采用小型化的室外單元結構,而室外單元的射頻部分、中頻部分,以及對室外單元進行監(jiān)控的低頻電路部分往往部署在同一PCB上。請問,對這樣的PCB布線在材質上有何要求?如何防止射頻、中頻以及低頻電路互相之間的干擾?

    答:混合電路設計是一個很大的問題,很難有一個完美的解決方案。一般射頻電路在系統(tǒng)中都作為一個獨立的單板進行布局布線,甚至會有專門的屏蔽腔體。而且射頻電路一般為單面或雙面板,電路較為簡單,所有這些都是為了減少對射頻電路分布參數的影響,提高射頻系統(tǒng)的一致性。相對于一般的FR4材質,射頻電路板傾向與采用高Q值的基材,這種材料的介電常數比較小,傳輸線分布電容較小,阻抗高,信號傳輸時延小。

    在混合電路設計中,雖然射頻,數字電路做在同一塊PCB上,但一般都分成射頻電路區(qū)和數字電路區(qū),分別布局布線。之間用接地過孔帶和屏蔽盒屏蔽。

    關于輸入、輸出端接的方式與規(guī)則

    問:現代高速PCB設計中,為了保證信號的完整性,常常需要對器件的輸入或輸出端進行端接。請問端接的方式有哪些?采用端接的方式是由什么因素決定的?有什么規(guī)則?

    答:端接(terminal),也稱匹配。一般按照匹配位置分有源端匹配和終端匹配。其中源端匹配一般為電阻串聯匹配,終端匹配一般為并聯匹配,方式比較多,有電阻上拉,電阻下拉,戴維南匹配,AC匹配,肖特基二極管匹配。匹配采用方式一般由BUFFER特性,拓普情況,電平種類和判決方式來決定,也要考慮信號占空比,系統(tǒng)功耗等。數字電路最關鍵的是時序問題,加匹配的目的是改善信號質量,在判決時刻得到可以確定的信號。對于電平有效信號,在保證建立、保持時間的前提下,信號質量穩(wěn)定;對延有效信號,在保證信號延單調性前提下,信號變化延速度滿足要求。

    在處理布線密度時應注意哪些問題?

    問:在電路板尺寸固定的情況下,如果設計中需要容納更多的功能,就往往需要提高PCB的走線密度,但是這樣有可能導致走線的相互干擾增強,同時走線過細也使阻抗無法降低,請問在高速(>100MHz)高密度PCB設計中有哪些技巧?

    答:在設計高速高密度PCB時,串擾(crosstalk interference)確實是要特別注意的,因為它對時序(timing)與信號完整性(signal integrity)有很大的影響。以下提供幾個注意的地方: 1.控制走線特性阻抗的連續(xù)與匹配。 2.走線間距的大小。一般??吹降拈g距為兩倍線寬??梢酝高^仿真來知道走線間距對時序及信號完整性的影響,找出可容忍的最小間距。不同芯片信號的結果可能不同。 3.選擇適當的端接方式。 4.避免上下相鄰兩層的走線方向相同,甚至有走線正好上下重迭在一起,因為這種串擾比同層相鄰走線的情形還大。 5.利用盲埋孔(blind/buried via)來增加走線面積。但是PCB板的制作成本會增加。在實際執(zhí)行時確實很難達到完全平行與等長,不過還是要盡量做到。除此以外,可以預留差分端接和共模端接,以緩和對時序與信號完整性的影響。

    關于PCB設計中的阻抗匹配問題

    問:在高速PCB設計時為了防止反射就要考慮阻抗匹配,但由于PCB的加工工藝限制了阻抗的連續(xù)性而仿真又仿不到,在原理圖的設計時怎樣來考慮這個問題?另外關于IBIS模型,不知在那里能提供比較準確的IBIS模型庫。我們從網上下載的庫大多數都不太準確,很影響仿真的參考性。

    答:在設計高速PCB電路時,阻抗匹配是設計的要素之一。而阻抗值跟走線方式有絕對的關系, 例如是走在表面層(microstrip)或內層(stripline/double stripline),與參考層(電源層或地層)的距離,走線寬度,PCB材質等均會影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗值。一般仿真軟件會因線路模型或所使用的數學算法的限制而無法考慮到一些阻抗不連續(xù)的布線情況,這時候在原理圖上只能預留一些terminators(端接),如串聯電阻等,來緩和走線阻抗不連續(xù)的效應。真正根本解決問題的方法還是布線時盡量注意避免阻抗不連續(xù)的發(fā)生。 IBIS模型的準確性直接影響到仿真的結果?;旧螴BIS可看成是實際芯片I/O buffer等效電路的電氣特性資料,一般可由SPICE模型轉換而得 (亦可采用測量, 但限制較多),而SPICE的資料與芯片制造有絕對的關系,所以同樣一個器件不同芯片廠商提供,其SPICE的資料是不同的,進而轉換后的IBIS模型內之資料也會隨之而異。也就是說,如果用了A廠商的器件,只有他們有能力提供他們器件準確模型資料,因為沒有其它人會比他們更清楚他們的器件是由何種工藝做出來的。如果廠商所提供的IBIS不準確, 只能不斷要求該廠商改進才是根本解決之道。

    關于高速PCB設計中的EMC、EMI問題

    問:在高速PCB設計時我們使用的軟件都只不過是對設置好的EMC、EMI規(guī)則進行檢查,而設計者應該從那些方面去考慮EMC、EMI的規(guī)則?怎樣設置規(guī)則?

    答:一般EMI/EMC設計時需要同時考慮輻射(radiated)與傳導(conducted)兩個方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz). 所以不能只注意高頻而忽略低頻的部分. 一個好的EMI/EMC設計必須一開始布局時就要考慮到器件的位置, PCB迭層的安排, 重要聯機的走法, 器件的選擇等, 如果這些沒有事前有較佳的安排, 事后解決則會事倍功半, 增加成本. 例如時鐘產生器的位置盡量不要靠近對外的連接器, 高速信號盡量走內層并注意特性阻抗匹配與參考層的連續(xù)以減少反射, 器件所推的信號之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時注意其頻率響應是否符合需求以降低電源層噪聲. 另外, 注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. 最后, 適當的選擇PCB與外殼的接地點(chassis ground)。

    關于高速差分信號的布線技巧

    問:在pcb上靠近平行走高速差分信號線對的時候,在阻抗匹配的情況下,由于兩線的相互耦合,會帶來很多好處。但是有觀點認為這樣會增大信號的衰減,影響傳輸距離,為什么?我在一些大公司的評估板上看到高速布線有的盡量靠近且平行,而有的卻有意的使兩線距離忽遠忽近,哪一種效果會更好?我的信號1GHz以上,阻抗為50歐姆。在用軟件計算時,差分線對也是以50歐姆來計算嗎?還是以100歐姆來算?接收端差分線對之間可否加一匹配電阻?

    答:會使高頻信號能量衰減的原因一是導體本身的電阻特性(conductor loss), 包括集膚效應(skin effect), 另一是介電物質的dielectric loss。 這兩種因子在電磁理論分析傳輸線效應(transmission line effect)時, 可看出他們對信號衰減的影響程度。 差分線的耦合是會影響各自的特性阻抗, 變的較小, 根據分壓原理(voltage divider)這會使信號源送到線上的電壓小一點。 至于, 因耦合而使信號衰減的理論分析我并沒有看過, 所以我無法評論。 對差分對的布線方式應該要適當的靠近且平行。 所謂適當的靠近是因為這間距會影響到差分阻抗(differential impedance)的值, 此值是設計差分對的重要參數。 需要平行也是因為要保持差分阻抗的一致性。 若兩線忽遠忽近, 差分阻抗就會不一致, 就會影響信號完整性(signal integrity)及時間延遲(timing delay)。 差分阻抗的計算是 2(Z11 - Z12), 其中, Z11是走線本身的特性阻抗, Z12是兩條差分線間因為耦合而產生的阻抗, 與線距有關。 所以, 要設計差分阻抗為100歐姆時, 走線本身的特性阻抗一定要稍大于50歐姆。 至于要大多少, 可用仿真軟件算出來。 接收端差分線對間的匹配電阻通常會加, 其值應等于差分阻抗的值。 這樣信號品質會好些。

    整理:孔文


    相關信息
    * 什么是PCB?
    就是印刷電路板(Printed circuit board,PCB)。它幾乎會出現在每一種電子設備當中。如果在某樣設備中有電子零件,它們都是鑲在大小各異的PCB上的。除了固定各種小零件外,PCB的主要功能是提供上頭各項零件的相互電氣連接?! ‰S著電子設備越來越復雜,需要的零件自然越來越多,PCB上頭的線路與零件也越來越密集了。裸板(上頭沒有零件)也常被稱為"印刷線路板Printed Wiring Board(PWB)"。板子本身的基板是由絕緣隔熱、并不易彎曲的材質所制作成。在表面可以看到的細小線路材料是銅箔,原本銅箔是覆蓋在整個板子上的,而在制造過程中部份被蝕刻處理掉,留下來的部份就變成網狀的細小線路了。這些線路被稱作導線(conductor pattern)或稱布線,并用來提供PCB上零件的電路連接。

    解析高速PCB設計中的布線策略

    上網時間:2007年11月26日

    差分線對
    的工作原理是使接收到的信號等于兩個互補并且彼此互為參考的信號之間的差值,因此可以極大地降低信號的電氣噪聲效應。而單端信號的工作原理是接收信號等于信號與電源或地之間的差值 ,因此信號或電源系統(tǒng)上的噪聲不能被有效抵消。這就是差分信號對高速信號如此有效的原因,也是它用于快速串行總線和雙倍數據率存儲器的原因。

    在差分線對中,正負兩邊都必須始終在相同的環(huán)境下沿著傳輸路徑傳送。正負兩邊必須緊靠在一起,以使正負信號經由這些信號上相應點的電磁場而彼此耦合。差分線對是對稱的,因此它們的環(huán)境也必須對稱。當然,完美的對稱是不可能實現的,因為至少存在著尺寸公差。但設計師如果遵循一些基本規(guī)則還是可以獲得接近理想的最佳差分信號結果。

    建議

    確保信號同一時間出現在每條線路的同一點上。要使走線的各段等長,如圖中相同的字母表示的那樣。如果差分線對帶有串聯端接電阻或共模濾波器,那么這些器件到差分驅動器正負兩端引腳的連接距離應該是相等的。

    最好按點到點布線,在任何情況下都要讓分支線或支路 (圖中的C)保持在0.6Tr英寸以內,這里Tr指驅動器輸出上升時間。圖中的A和E要盡可能使用相同的長度限制規(guī)則。

    采用現場解決工具(field solver)設計走線間隔,這樣可以方便地獲得偶模和奇模阻抗值。50歐姆的電路板并不意味著偶模、奇模或差分特征阻抗也是50歐姆。

    如果為了終止某個差分信號而將它端接到地或參考電壓,就應考慮應害噪聲著雜環(huán)境的影響被奇模阻抗。

    還應考慮端接偶?;蚬材?偶模值的一半)以終止有害噪聲。

    如果在兩條線間端接,應考慮差模阻抗(奇模阻抗的兩倍)。

    記住,只有在差分線對緊密耦合時,來自同一個源的輻射噪聲才能被有效抑制,因為只有當走線彼此靠得非常近時,周圍的電磁場才可能接近相同。

    延長走線長度以便補償互補輸出信號之間的任何偏移都要在靠近驅動器處進行。

    盡可能只以差分方式延長走線長度,記住左右彎曲的數量和風格應該保持平衡。

    圖:在差分線對中,正負兩邊都必須始終在相同的環(huán)境下沿著傳輸路徑傳送。
    圖:在差分線對中,正負兩邊都必須始終在相同的環(huán)境下沿著傳輸路徑傳送。

    避免

    用單端特征阻抗代替奇模和偶模阻抗作為終端阻抗:緊密耦合的差分線對是專門針對互補信號設計的。

    只是保證走線總長度相等,而不是確保走線的每一段都相等。

    差分線對的布線跨越電源或地平面的間隙。

    在使用自動布線工具時忘記定義差分線對,這樣只能得到單端布線。

    讓測試工程師在差分線對每一邊的不同位置增加測試焊盤。測試焊盤相當于高阻抗器件的輸入,因此很容易使差分線對失去平衡。

    其它信號的布線過于平行地接近差分線對,或正好在下面或上面的另一層上,它們產生的串擾可能讓差分信號失去平衡。

    在不相關的電源或地平面(例如單獨的模擬電源平面) 的上面或下面布線差分線對。

    忘了考慮板外連接去向。在利用仿真檢查目標電路時,系統(tǒng)中其它板上的連接器、電纜和差分拓撲都應被建模。

    被探針或測試設備的寄生電感和電容所蒙蔽。如果在差分線對的一邊放置一個探針,很可能會致使差分線對失去平衡,這時的測量很容易被誤導,設備也很可能在這種測試情況下出現假故障。

    作者:John Berrie

    技術合伙人

    Zuken 公司

     

    高速PCB設計中的時序分析及仿真策略

    • 字體大小: 作者:秦洪密 李軍     來源:     日期:2007-06-01     點擊:322
    寫在前面:
      由于不是每個項目要求時間精度達到ns級,因此做同步電路的時候可以忽略很多設計因素.但是導致同步電路出現故障的原因,卻大都是沒有考慮同步電路的典型 特性和規(guī)則.作為新手,如果想從初步設計開始向進階邁進,推薦閱讀以下的文字.文章也許不一定100%正確,但是值得細細推敲和消化,有耐心的應該能有收獲. 碩士博士可以不用看了,課堂上應該講過
     
    摘要:詳細討論了在高速PCB設計中最常見的公共時鐘同步(COMMONCLOCK)和源同步(SOURCESYNCHRONOUS)電路的時序分析方法,并結合寬帶網交換機設計實例在CADENCE仿真軟件平臺上進行了信號完整性仿真及時序仿真,得出用于指導PCB布局?布線約束規(guī)則的過程及思路?實踐證實,在高速設計中進行正確的時序分析及仿真對保證高速PCB設計的質量和速度十分必要?
     
        在網絡通訊領域,ATM交換機?核心路由器?千兆以太網以及各種網關設備中,系統(tǒng)數據速率?時鐘速率不斷提高,相應處理器的工作頻率也越來越高;數據?語音?圖像的傳輸速度已經遠遠高于500Mbps,數百兆乃至數吉的背板也越來越普遍?數字系統(tǒng)速度的提高意味著信號的升降時間盡可能短,由數字信號頻率和邊沿速率提高而產生的一系列高速設計問題也變得越來越突出?當信號的互連延遲大于邊沿信號翻轉時間的20%時,板上的信號導線就會呈現出傳輸線效應,這樣的設計就成為高速設計?高速問題的出現給硬件設計帶來了更大的挑戰(zhàn),有許多從邏輯角度看來正確的設計,如果在實際PCB設計中處理不當就會導致整個設計失敗,這種情形在日益追求高速的網絡通信領域更加明顯?專家預測,在未來的硬件電路設計開銷方面,邏輯功能設計的開銷將大為縮減,而與高速設計相關的開銷將占總開銷的80%甚至更多?高速問題已成為系統(tǒng)設計能否成功的重要因素之一?
     
        因高速問題產生的信號過沖?下沖?反射?振鈴?串擾等將嚴重影響系統(tǒng)的正常時序,系統(tǒng)時序余量的減少迫使人們關注影響數字波形時序和質量的各種現象?由于速度的提高使時序變得苛刻時,無論事先對系統(tǒng)原理理解得多么透徹,任何忽略和簡化都可能給系統(tǒng)帶來嚴重的后果?在高速設計中,時序問題的影響更為關鍵,本文將專門討論高速設計中的時序分析及其仿真策略?
     
    1 公共時鐘同步的時序分析及仿真
     
        在高速數字電路中,數據的傳輸一般都通過時鐘對數據信號進行有序的收發(fā)控制?芯片只能按規(guī)定的時序發(fā)送和接收數據,過長的信號延遲或信號延時匹配不當都可能導致信號時序的違背和功能混亂?在低速系統(tǒng)中,互連延遲和振鈴等現象都可忽略不計,因為在這種低速系統(tǒng)中信號有足夠的時間達到穩(wěn)定狀態(tài)?但在高速系統(tǒng)中,邊沿速率加快?系統(tǒng)時鐘速率上升,信號在器件之間的傳輸時間以及同步準備時間都縮短,傳輸線上的等效電容?電感也會對信號的數字轉換產生延遲和畸變,再加上信號延時不匹配等因素,都會影響芯片的建立和保持時間,導致芯片無法正確收發(fā)數據?系統(tǒng)無法正常工作?
     
        所謂公共時鐘同步,是指在數據的傳輸過程中,總線上的驅動端和接收端共享同一個時鐘源,在同一個時鐘緩沖器(CLOCKBUFFER)發(fā)出同相時鐘的作用下,完成數據的發(fā)送和接收?圖1所示為一個典型的公共時鐘同步數據收發(fā)工作示意圖?圖1中,晶振CRYSTAL產生輸出信號CLK_IN到達時鐘分配器CLOCK BUFFER,經CLOCKBUFFER分配緩沖后發(fā)出兩路同相時鐘,一路是CLKB,用于DRIVER的數據輸出;另一路是CLKA,用于采樣鎖存由DRIVER發(fā)往RECEIVER的數據?時鐘CLKB經Tflt_CLKB一段飛行時間(FLIGHTTIME)后到達DRIVER,DRIVER內部數據由CLKB鎖存經過TCO_DATA時間后出現在DRIVER的輸出端口上,輸出的數據然后再經過一段飛行時間Tflt_DATA到達RECEIVER的輸入端口;在RECEIVER的輸入端口上,利用CLOCKBUFFER產生的另一個時鐘CLKA(經過的延時就是CLKA時鐘飛行時間,即Tflt_CLKA)采樣鎖存這批來自DRIVER的數據,從而完成COMMON CLOCK一個時鐘周期的數據傳送過程?
     
     
        以上過程表明,到達RECEIVER的數據是利用時鐘下一個周期的上升沿采樣的,據此可得到數據傳送所應滿足的兩個必要條件:
    ①RECEIVER輸入端的數據一般都有所要求的建立時間Tsetup,它表示數據有效必須先于時鐘有效的最小時間值,數據信號到達輸入端的時間應該足夠早于時鐘信號,由此可得出建立時間所滿足的不等式;
    ②為了成功地將數據鎖存到器件內部,數據信號必須在接收芯片的輸入端保持足夠長時間有效以確保信號正確無誤地被時鐘采樣鎖存,這段時間稱為保持時間,CLKA的延時必須小于數據的無效時間(INVALID),由此可得出保持時間所滿足的不等式?
     
    1.1 數據建立時間的時序分析
     
        由第一個條件可知,數據信號必須先于時鐘CLKA到達接收端,才能正確地鎖存數據?在公共時鐘總線中,第一個時鐘周期的作用是將數據鎖存到DRIVER的輸出端,第二個時鐘周期則將數據鎖存到RECEIVER的內部,這意味著數據信號到達RECEIVER輸入端的時間應該足夠早于時鐘信號CLKA?為了滿足這一條件,必須確定時鐘和數據信號到達RECEIVER的延時并保證滿足接收端建立時間的要求,任何比需要的建立時間多出來的時間量即為建立時間時序余量Tmargin?在圖1的時序圖中,所有箭頭線路表示數據信號和時鐘信號在芯片內部或傳輸線上產生的延時,在下面的箭頭線路表示從第一個時鐘邊沿有效至數據到達RECEIVER輸入端的總延時,在上面的箭頭線路表示接收時鐘CLKA的總延時?從第一個時鐘邊沿有效至數據到達RECEIVER輸入端的總延時為:
     
    TDATA_DELAY=TCO_CLKB+Tflt_CLKB+TCO_DATA+Tflt_DATA
     
    接收時鐘CLKA下一個周期的總延時為:
     
    TCLKA_DELAY=TCYCLE+TCO_CLKA+Tflt_CLKA
     
    要滿足數據的建立時間則必須有:
     
    TCLKA_DELAY_MIN-TDATA_DELAY_MAX-Tsetup-Tmargin>0
     
    展開并考慮時鐘的抖動Tjitter等因素整理后得到:
     
    TCYCLE+(TCO_CLKA_MIN-TCO_CLKB_MAX)+ (Tflt_CLKA_MIN-Tflt_CLKB_MAX)-TCO_DATA_MAX-Tflt_DATA_SETTLE_DELAY_MAX-Tjitter-Tsetup-Tmargin>0    (1)
     
        式(1)中TCYCLE為時鐘的一個時鐘周期;第一個括號內是時鐘芯片CLOCKBUFFER輸出時鐘CLKA?CLKB之間的最大相位差,即手冊上稱的output-output skew;第二個括號內則是CLOCKBUFFER芯片輸出的兩個時鐘CLKA?CLKB分別到達RECEIVER和DRIVER的最大延時差?式(1)中TCO_DATA是指在一定的測試負載和測試條件下,從時鐘觸發(fā)開始到數據出現在輸出端口并到達測試電壓Vmeas(或VREF)閾值的時間間隔,TCO_DATA的大小與芯片內部邏輯延時?緩沖器OUTPUT BUFFER特性?輸出負載情況都有直接關系,TCO可在芯片數據手冊中查得?
     
        由公式(1)可知,可調部分實際只有兩項:Tflt_CLKB_MIN-Tflt_CLKB_MAX和Tflt_DATA_SETTLE_DELAY_MAX?單從滿足建立時間,Tflt_CLKA_MIN應盡可能大,而Tflt_CLKB_MAX和Tflt_DATA_SETTLE_DELAY_MAX則要盡可能小?實質上,就是要求接收時鐘來得晚一點,數據來得早一點?
     
    1.2 數據保持時間的時序分析
     
         為了成功地將數據鎖存到器件內部,數據信號必須在接收芯片的輸入端保持足夠長時間有效以確保信號正確無誤地被時鐘采樣鎖存,這段時間稱為保持時間?在公共時鐘總線中,接收端緩沖器利用第二個時鐘邊沿鎖存數據,同時在驅動端把下一個數據鎖存到數據發(fā)送端?因此為了滿足接收端保持時間,必須保證有效數據在下一個數據信號到達之前鎖存到接收端觸發(fā)器中,這就要求接收時鐘CLKA的延時要小于接收數據信號的延時?由圖1中的時序關系圖中,可以得到時鐘CLKA的延時:
     
    TCLKA_DELAY=TCO_CLKA+Tflt_CLKA
     
    而數據延時:
     
    TDATA_DELAY=TCO_CLKB+Tflt_CLKB+TCO_DATA+Tflt_DATA_SWITCH_DELAY
     
    若要滿足數據的保持時間,則必須有:
     
    TDATA_DELAY_MIN-TCLKA_DELAY_MAX-Thold-Tmargin>0
     
    展開?整理并考慮時鐘抖動Tjitter等因素,可得如下關系:
     
    (TCO_CLKB_MIN-TCO_CLKA_MAX)+(Tflt_CLKB_MIN-Tflt_CLKA_MAX)+TCO_DATA_MIN+Tflt_DATA_SWITCH_DELAY_MIN-Thold-Tmargin-Tjitter>0??2
     
        式(2)中,第一個括號內仍然是時鐘芯片CLOCKBUFFER輸出時鐘之間的最大相位差;第二個括號內繼續(xù)可以理解為時鐘芯片輸出的兩個時鐘CLKA?CLKB分別到達RECEIVER和DRIVER的最大延時差;要滿足數據的保持時間,實際可調整的部分也只有兩項,即Tflt_CLKB_MIN-Tflt_CLKA_MAX和Tflt_DATA_SWITCH_DELAY_MIN?單從滿足保持時間的角度而言,Tflt_CLKB_MIN和Tflt_DATA_SWITCH_DELAY_MIN應盡可能大,而Tflt_CLKA_MAX則要盡可能小?也就是說,若欲滿足保持時間,就要使接收時鐘早點來,而數據則要晚點無效(invalid)?
     
        為了正確無誤地接收數據,必須綜合考慮數據的建立時間和保持時間,即同時滿足(1)式和(2)式?分析這兩個不等式可以看出,調整的途徑只有三個:發(fā)送時鐘延時?接收時鐘延時和數據的延時?調整方案可這樣進行:首先假定發(fā)送時鐘延時嚴格等于接收時鐘延時,即?烼flt_CLKA_MIN-Tflt_CLKB_MAX =0和烼flt_CLKB_MIN-Tflt_CLKA_MAX =0(后文將對這兩個等式的假設產生的時序偏差進行考慮),然后通過仿真可以得出數據的延時范圍,如果數據延時無解則返回上述兩個等式,調整發(fā)送時鐘延時或接收時鐘延時?下面是寬帶網交換機中GLINK總線公共時鐘同步數據收發(fā)的例子:首先假定發(fā)送時鐘延時嚴格等于接收時鐘延時,然后確定數據的延時范圍,代入各參數,(1)和(2)式分別變?yōu)?
     
    1.5-Tflt_DATA_SETTLE_DELAY_MAX-Tmargin>0
     
    0.5+Tflt_DATA_SWITCH_DELAY_MIN-Tmargin>0
     
        在不等式提示下,結合PCB布局實際,確定Tflt_DATA_SETTLE_DELAY_MAX<1.1;Tflt_DATA_SWITCH_DELAY_MIN>-0.1,剩下0.4ns的余量分配給了兩個時鐘的時差和Tmargin?在SPECCTRAQUEST中提取拓撲并進行信號完整性仿真,進而確定各段線長及拓撲結構?對此結構(共12種組合)進行全掃描仿真,得到?烼flt_DATA_SETTLE_DELAY_MAX=1.0825?? Tflt_DATA_SWITCH_DELAY_MIN =-0.0835004,符合確定的1.1和-0.1的范圍指標?由此可以得出GLINK總線數據線的約束規(guī)則:
    ①匹配電阻到發(fā)送端的延時不應大于0.1ns;
     
    ②數據線必須以0.1ns進行匹配,即每個數據線都必須在0.65ns~0.75ns之間?有了上述的約束規(guī)則就可以指導布線了?
     
        下面再考慮硬性規(guī)定?烼flt_CLKA_MIN-Tflt_CLKB_MAX=0和Tflt_CLKB_MIN-Tflt_CLKA_MAX=0帶來的影響?事先約束發(fā)送時鐘和接收時鐘完全等長(在實際操作中以0.02ns進行匹配)?? 在CADENCE環(huán)境下,進行時鐘仿真,得到結果:|Tflt_CLKA_MIN-Tflt_CLKB_MAX|<0.2和|Tflt_CLKB_MIN-Tflt_CLKA_MAX|<0.2?可見留給Tmargin的余量為0.2ns?
     
        最終的仿真結果是:
    ① 匹配電阻到發(fā)送端的延時不應大于0.1ns;
    ②數據線以0.1ns進行匹配,即每個數據線都必須在0.65ns~0.75ns之間;
    ③發(fā)送時鐘和接收時鐘以0.02ns匹配等長;
    ④Tmargin=0.2ns?有了上述拓撲結構樣板和約束規(guī)則就可以將SPECCTRAQUEST或ALLEGRO導入到CONSTRAINS MANAGER中?當這些設計約束規(guī)則設置好后,就可以利用自動布線器進行規(guī)則驅動自動布線或人工調線?
     
    2 源同步時序關系及仿真實例
     
        所謂源同步就是指時鐘選通信號CLK由驅動芯片伴隨發(fā)送數據一起發(fā)送,它并不象公共時鐘同步那樣采用獨立的時鐘源?在源同步數據收發(fā)中,數據首先發(fā)向接收端,經稍短時間選通時鐘再發(fā)向接收端用于采樣鎖存這批數據?其示意圖如圖2所示?源同步的時序分析較公共時鐘同步較為簡單,分析方法很類似,下面直接給出分析公式:
     
    建立時間:Tvb_min+(Tflt_clk_min-Tflt_data_settle_delay_max)-Tsetup-Tmargin>0
     
    保持時間:Tva_min+(Tflt_data_switch_delay min-Tflt_clk _max)-Thold-Tmargin>0
     
    其中,Tvb為驅動端的建立時間,表示驅動端數據在時鐘有效前多少時間有效;Tva為發(fā)送端的保持時間,表示驅動端數據在時鐘有效后保持有效的時間;其他參量含義同前?下面以通信電路中很常見的TBI接口為例介紹源同步時序分析及仿真過程?TBI接口主要包括發(fā)送時鐘和10bit的發(fā)送數據?兩個接收時鐘和10bit接收數據?RBC0?RBC1為兩個接收時鐘,在千兆以太網中,這兩個時鐘頻率為62.5MHz,相差為180°,兩個時鐘的上升沿輪流用于鎖存數據?根據數據手冊的時序參數,代入上式可得:
     
    2.5+?烼flt_clk _min-Tflt_data__settle_delay_max -1-Tmargin>0
     
    1.5+?烼flt_data__switch_delay min-Tflt_clk _max -0.5-Tmargin>0
     
    仿照前述分析方法:假設時鐘?數據信號線的飛行時間嚴格相等,即時鐘和數據完全匹配,然后分析它們不匹配帶來的影響?上式變?yōu)??
     
    1.5-Tmargin>0
     
    1-Tmargin>0
     
    可見,無論是建立時間還是保持時間都有很大的余量?經過仿真,發(fā)現數據和時鐘完全匹配等長(以0.02ns匹配為例),仍有0.3ns的差別,即,
     
    烼flt_clk_min-Tflt_data_settle_delay_max <0.3
     
    烼flt_data_switch_delay min-Tflt_clk_max <0.3
     
    取Tmargin=0.5ns得到時鐘和數據的匹配為0.2ns,即數據和時鐘的長度匹配不應超過0.2ns?
     
         在實際仿真中首先就時鐘和數據的信號完整性進行分析仿真,通過適當的端接匹配得到較好的接收波形?圖3是一組無源端匹配和有源端匹配時鐘線的不同仿真波形比較,從中可以看出首先進行信號完整性仿真的必要性?
     
    圖3 仿真波形
     
        在公共時鐘同步中,數據的發(fā)送和接收必須在一個時鐘周期內完成?同時器件的延時和PCB走線的延遲也限制了公共時鐘總線的最高理論工作頻率?故公共時鐘同步一般用于低于200MHz~300MHz的傳輸速率,高于這個速率的傳輸,一般應引入源同步技術?源同步技術工作在相對的時鐘系統(tǒng)下,采用數據和時鐘并行傳輸,傳輸速率主要由數據和時鐘信號間的時差決定,這樣可以使系統(tǒng)達到更高的傳輸速率?筆者通過對寬帶以太網交換機主機和子卡板進行信號完整性分析?時序分析及其仿真,大大縮短了產品的設計周期,通過分析仿真有效地解決了高速設計中出現的信號完整性?時序等方面的問題,充分保證了設計的質量和設計速度,真正做到了PCB板的一次通過?主板和子卡板目前已經通過調試,并順利轉產?
     

    英特爾扮HDI制程推手 PCB廠審慎期待
    明年HDI板出現缺貨榮景 或因單價高而難普及 臺廠忐忑不安


    李洵穎/臺北

    2007/11/28

     

     英特爾(Intel)計劃2008年中推出新一代迅馳(Centrino)Montevina平臺,印刷電路板(PCB)將首度采用高密度連接板(HDI)制程,隨著敲定制程時間表逼近,未來筆記本電腦(NB)能否廣泛采用HDI端視英特爾此舉,近期NB廠如戴爾(Dell)亦紛詢問PCB供貨商看法,并表明2008年將有25%采用HDI,對HDI需求可望增加,且一旦趨勢成形,部分PCB業(yè)者樂觀預期,2008HDI將出現缺貨,然因HDI單價高,亦有PCB業(yè)者保守認為,可能只有小部分機種采用,因而對NBHDI需求持既期待又觀望態(tài)度。

    英特爾日前在IDF論壇揭露20082款新NB平臺,其中1款為第5代迅馳平臺Montevina,預計2008年中旬推出,值得注意的是,Montevina平臺PCB將改采強調高密度HDI板,此與NBPCB業(yè)者原先設計不同,造成部分NB廠略有微詞,英特爾經過與NBPCB業(yè)者持續(xù)討論后,目前已進入最后階段,預計近期就會明朗。

     

    PCB業(yè)者表示,一旦NB確定將采用HDI,將是PCB業(yè)者新商機,目前主要供貨商如瀚宇博德和金像電,紛與英特爾密切接觸中,其中,金像電已送出相關樣本給NB廠。瀚宇博德及金像電指出,采用HDI考慮包括強調輕薄短小的產品如UMPC,強調指令周期的產品如蘋果(Apple)iMac,或是為挪出空間新增功能如WiMAX的產品,以及驅動NBHDI增加。

    事實上,對于原就擁有HDI技術的PCB業(yè)者,NB將是不能放過的新商機,包括華通、耀華、健鼎等紛摩拳擦掌。其中,耀華過去曾承接過NB板,但因競爭激烈而退出市場,目前僅耕耘如UMPC等小量、高單價PCB;華通NBHDI客戶涵蓋亞洲和美國;健鼎目前HDI比重已達約10%。這些業(yè)者普遍認為,若采用HDI板的NB數量很大,像是戴爾已估計2008NB出貨量將有25%改采HDI,這將有利HDI需求增加。

    目前各家PCB業(yè)者對于HDI擴產意愿并不高,華通便表明2008年上半以前不會擴產HDI;部分業(yè)者就算擴產,幅度也不大,像是健鼎預計2008年月產能新增6萬平方米,總產能達10萬平方米。在供給增加不多,加上NB是促使HDI成長新動力,加上2008HDI往高階產品方向發(fā)展,隨著層數增加,廠商不排除2008HDI產能會出現短缺現象。

    不過,NB是否改采HDI,亦需視NB面板尺寸大小。部分PCB業(yè)者指出,HDI強調高密度,只有在面積小且功能復雜的機種較為適用,例如13.3吋以下NB,加上HDI單價仍高于PCB,因此,不太可能讓NB全面采用。因此,對于NB改采HDI是期待中帶有保守。

     
     
     
     
    新一代環(huán)氧樹脂線路板PCB新在何處

    (時間:2008-1-11 8:40:38  來源:PCBCITY)
     
      備受全球關注的WEEE/RoSH法案,于2006年7月1日正式生效,它對時子化學行業(yè)帶來深遠影響。從原材料、制程管控及SMT后封裝3個方面,多視角的分析了新一代環(huán)氧樹脂印刷線路板(PCB)環(huán)保產品,提出如何去滿足日趨嚴格的環(huán)保技術要求。歐盟2003年12月正式將“無鉛”立法之后,全球電子業(yè)已為之帶來極大的沖擊,2006年7月歐盟關于報廢電氣電子設備的指令WEEE、關于在電氣設備中限制某些害物質的指令RoHs,日本電子工業(yè)發(fā)展協(xié)會(JEIDA)及美國全國電氣制造商協(xié)會(NEMl)有關電子封裝產業(yè)的禁鉛、禁鹵已正式生效,投放市場的電子產品不能含有鉛、汞、鎘、六價鉻和限制使用聚合溴化聯苯或溴化阻燃劑PBB、PBDE等有害物質,這必將影響包括PCB產業(yè)在內的全球供應鏈的運作和相關產業(yè)的發(fā)展。

      眾所周知,在環(huán)氧樹脂印刷線路板(PCB)產業(yè)中,汞、鎘、六價鉻幾乎都是不用的,或者說除了濕制程加工中的微量含有,不會被環(huán)氧樹脂印刷線路板(PCB)廠商刻意的使用,因此在原材料和制程的選擇上,只要考慮到鉛Pb和鹵素不超標即可符合基本的環(huán)保要求,PCB表面金屬處理就是在做到無鉛(<0.1%pb)上,傳統(tǒng)的環(huán)氧樹脂印刷線路板(PCB)和SMT產業(yè)中,因大量使用鉛錫合金,如HAL、焊錫膏等。鉛屬重金屬元素在自然界中分布很廣,是3種放射性元素鈾、釷、錒衰變的最終產物,一旦人體的鉛吸入量超過其飽和濃度,就會出現貧血、缺鈣、免疫力下降等癥狀。

     

      為什么要無鉛焊料?含鉛焊料的有害性:焊料所含的鉛雖為全使用量的1%弱(3萬/5百萬噸),而有廣泛擴散的可能性難于完全回收。由于環(huán)境污染,憂慮鉛中毒等對人體的影響。在環(huán)氧樹脂印刷線路板(PCB)工業(yè)中,鹵素(氟F、氯Cl、溴Br、碘1)的應用主要在板材和油墨上。關于材料的篩選,環(huán)氧樹脂印刷線路板(PCB)最終加工形成的成品上,主要包含有3大類物質即:板材、表面處理(金屬)層和油墨。其中板材常規(guī)為FR-4、CEM-3中,因含有大量溴化環(huán)氧樹脂,如四溴雙酚、多溴聯苯、多溴二苯醚等,在燃燒過程中,會放出極高毒性的物質,如二惡英(TCDO)、苯呋喃等,一旦被人體攝入將無法排出,極大地威脅著人類的健康。因此PCB覆銅板產業(yè)中必須以無鹵基材(氯Cl、溴Br分別小于0.09%)替代,以含磷(P)環(huán)氧樹脂取代溴化環(huán)氧樹脂,以含氮(N)酚醛取代傳統(tǒng)的雙氰胺固化劑。

      原材料的管理是環(huán)保環(huán)氧樹脂印刷線路板(PCB)生產中極為重要的一個環(huán)節(jié),比如錫條只要有含鉛的錫條,被誤加入純錫槽則會導致災難性的后果,而間接物料如助焊劑的殘留也不容忽視,具體可采取的對策包括:制定無鹵無鉛原材料的編碼規(guī)則;采用顏色標識,在其外包裝和內包裝上印有經IQA認可的“綠色環(huán)保”標簽;在倉庫和生產現場,對環(huán)保型原材料要單獨存放,生產現場專人添加;實現“綠色合格供應商”認證計劃。目前環(huán)氧樹脂印刷線路板(PCB)表面無鉛涂覆層可供選擇的制程包括:電鍍Ni/Au,化學浸Ni/Au,OSP(有機助焊護劑)化學沉錫Sn,化學沉銀Ag等。

      環(huán)保環(huán)氧樹脂印刷線路板(PCB)產品的信賴試驗與非環(huán)保PCB相比,還要強化以下實驗:可焊性實驗,可焊性試驗爐中的焊料應與無鉛環(huán)保要求SMT或HASL之焊料保持一致;熱沖擊實驗,條件:-40℃/85℃/125℃,3000次后無裂紋;熱循環(huán)試驗,無裂紋、縮孔出現;恒溫恒濕試驗,條件:60℃、90-95%RH,500小時,在長期高溫高濕下不產生金屬須生成物。

      環(huán)保環(huán)氧樹脂印刷線路板(PCB)在SMT電子后封裝十分關鍵:,其中無鉛焊接SMT具有熔點高、低潤濕流動性、高熱應力、潤濕性差和易于氧化等特性,此錫鉛焊料要求更嚴峻的制造條件和質量管理,SMT線設計要注意提高預熱溫度,控制SMT線速1.2~1.8M/min傾角3~5度,并進行必要的熱補償,使SMT保持在恒溫狀態(tài)。為確保良好潤濕,將足夠的預熱溫度保持在一定的范圍內是特別重要的。

    PCB市場倒裝芯片急速增長

    來源:中國PCB技術網     作者:不詳     發(fā)布時間:2007-09-12 01:08:58    評論(0條)  


    隨著半導體市場規(guī)模的增加,印刷電路板(PCB)市場中的倒裝芯片PCB市場也急速增長。
      
    據市場調查機構PRISMSARK報道,世界半導體生產量預計從2006年的1374億個增長到2011年的2074億個,將會達到每年平均8.6%的成長率。其中,導線架(Lead Frame)所占的比例每年將會逐漸減少一些,而倒裝芯片(Flip Chip)模式PCB生產量則從2006年的3.2%增長到2011年的9.1%,預計增長3倍左右。 倒裝芯片球門數組封裝(BGA)與一般的BGA相比,使用非Bonding Wire的BUMP形式,從而符合了I/O數量增加的半導體趨勢。另外,倒裝芯片易于散熱,而且因采用BUMP來直連芯片,從而也減少了工程。 鑒于這些優(yōu)點,業(yè)界專家一致認為今后倒裝芯片BGA等倒裝芯片市場將會急速擴大。 
     
    未來2年WiMax將在全球迅速普及

    (時間:2008-1-11 8:40:38  來源:嵌入式在線)
     
      WiMax技術一名主要支持者表示,WiMax將在未來2年內迅速在全球范圍內普及。  

      英特爾以色列設計中心負責人埃爾達表示,未來1、2年內,我們將在各大城市和需求量較高的地區(qū)看到WiMax。大規(guī)模地部署WiMax需要時間。

      本周二,美國第三大手機運營商Sprint Nextel表示,為位于芝加哥、巴的摩爾、華盛頓特區(qū)的員工軟啟動了Xohm手機互聯網服務。

      Sprint Nextel曾計劃在2010年前投資50億美元建立一個WiMax網絡。手機運營商Clearwire也在計劃建設WiMax網絡。

      WiMax能提供速度達數十Mbps的互聯網連接,遠快于Wi-Fi,將為網絡運營商帶來更高的收入。Alvarion歐洲區(qū)總經理加比說,它將在路上提供能夠與家庭中連接相媲美的高速互聯網連接。

      根據不同的用戶數量,WiMax信號傳輸距離可達數十公里。例如,在紐約,需要有更多的基站才能夠滿足大量的用戶需求,而在人煙稀少的地區(qū)則只需要較少的基站。

      加比表示,除了美國外,移動WiMax還將很快登陸包括俄羅斯和日本在內的一些歐洲、亞太地區(qū)國家。他說,預計在未來4-5年內,移動WiMax用戶將在數千萬至1億之間。

      英特爾非??春肳iMax,正在開發(fā)WiMax芯片組。從2008年晚些時候開始,高端筆記本電腦將內置有WiMax技術。諾基亞、摩托羅拉、三星等廠商開始生產支持WiMax技術的手機和網絡設備。

     
     
     

    HDi標志將于第四季出現在HD DVD相關產品上


    微軟宣布于2007年第四季,無論是東芝的HD DVD播放器,或者是派拉蒙影業(yè)與環(huán)球影視出品的HD DVD影片,都將掛上HDi標志,以彰顯交互式的特性。


    HDiHD DVD先進內容互動格式的標志。通常擁有先進內容(Advanced Content)的HD DVD,將會擁有互動選單與特殊特性,包含額外內容與游戲。先進內容的規(guī)格是由微軟與迪斯尼開發(fā)完成。HDi是建立在廣泛采用網絡標準包含:XML、HTMLCSS、SMILECMAScript (JavaScript)。

    基本上,HDi擁有幾個特性:第一,雙譯碼器之母子畫面(Picture-in-picture);第二,交互式選單;第三,用戶定義之書簽;第四,托管之網絡鏈接;第五,時間序列儀表;第六,可變焦距之放大縮小畫面;第七,可編輯性。

    由于次世代DVD規(guī)格的戰(zhàn)爭持續(xù)擴大,站在同一陣線的微軟、東芝與派拉蒙影業(yè)、環(huán)球影視、華納兄弟與夢工廠勢必要在年底銷售旺季爭取到更多消費者青睞,因此在儲存容量不敵BD陣營的情況下,往其他特性開發(fā)是機會之一,因此互動功能技術就成為HD DVD陣營的一大利器。

    根據目前BD陣營的情勢來看,互動功能技術與規(guī)格正處于開始研發(fā)與導入階段,所以規(guī)格制訂作業(yè)仍需一段時間,因此短期之內HD DVD陣營的HDi將成為其一大優(yōu)勢。

    目前兩大陣營都認為2007年底銷售旺季,將會是優(yōu)勝劣負的主戰(zhàn)場。如果這場比賽輸了,將對于未來次世代DVD規(guī)格產生極大的變化。所以HD DVD將透過低價與HDi互動格式來吸引消費者,至于BD陣營必須依靠PS3的銷售來維持買氣。

    雖然許多研究報告都認為短期之內無法分成勝負,但是一旦某一規(guī)格的產品銷售暢旺,將會讓另一規(guī)格的產品兵敗如山倒,這是不可不防的情況。畢竟,銷售數字才是次世代DVD規(guī)格勝負的關鍵。(711字)

    關鍵詞:HD DVDHDi、次世代DVD播放器(Next Generation DVD Player


    (科技產業(yè)信息室-- Kyle 編撰 2007/10/05)

     

      本站是提供個人知識管理的網絡存儲空間,所有內容均由用戶發(fā)布,不代表本站觀點。請注意甄別內容中的聯系方式、誘導購買等信息,謹防詐騙。如發(fā)現有害或侵權內容,請點擊一鍵舉報。
      轉藏 分享 獻花(0

      0條評論

      發(fā)表

      請遵守用戶 評論公約

      類似文章 更多