看到很多朋友問及非易失存儲(chǔ)器的問題，手頭有一份很好的材料，于是就有翻譯成中文給大家討論的念頭，希望能給大家一些幫助。
版權(quán)申明：
該文章為翻譯作品
原作者：Jitu J.Makwana, Dr.Dieter K.Schroder
翻譯者：GongYi（Infineon Technologies, Memory development center）
email: code631@gmail.com
轉(zhuǎn)貼請(qǐng)注明以上信息，謝謝合作。
非易失存儲(chǔ)器概論
作者：Jitu J.Makwana, Dr.Dieter K.Schroder
翻譯：GongYi(Infineon Technologies,Memroy development center）
Email: code631@gmail.com
前言
本文論述了基本非易失存儲(chǔ)器（NVM）的基本概念。第一部分介紹了NVM的基本情況，包括NVM的背景以及常用的存儲(chǔ)器術(shù)語。第二部分我將介紹怎樣通過熱電子注入實(shí)現(xiàn)NVM的編程。第三部分包括了用FOWLER-NORDHEIM 隧道效應(yīng)實(shí)現(xiàn)對(duì)NVM的擦除。同時(shí)，簡(jiǎn)單的FN隧道效應(yīng)的原理也將在這里給大家做一個(gè)說明。第四部分介紹了用于預(yù)測(cè)NVM編程特性的模型—熱電子注入機(jī)制所依賴的“幸運(yùn)電子”模型。最后一部分介紹了NVM可靠性方面的問題，如數(shù)據(jù)保持能力（DATA RETENTION）,耐久力（ENDURANCE）,和干擾（DISTURB）。
關(guān)鍵字：非易失，存儲(chǔ)器，熱電子注入，隧道效應(yīng)，可靠性，數(shù)據(jù)保持，耐久力，干擾，閃存\
存儲(chǔ)器大致可分為兩大類：易失和非易失。易失存儲(chǔ)器在系統(tǒng)關(guān)閉時(shí)立即失去存儲(chǔ)在內(nèi)的信息；它需要持續(xù)的電源供應(yīng)以維持?jǐn)?shù)據(jù)。大部分的隨機(jī)存儲(chǔ)器（RAM）都屬于此類。非易失存儲(chǔ)器在系統(tǒng)關(guān)閉或無電源供應(yīng)時(shí)仍能保持?jǐn)?shù)據(jù)信息。一個(gè)非易失存儲(chǔ)器（NVM）器件通常也是一個(gè)MOS管，擁有一個(gè)源極，一個(gè)漏極，一個(gè)門極另外還有一個(gè)浮柵（FLOATING GATE）。它的構(gòu)造和一般的MOS管略有不同：多了一個(gè)浮柵。浮柵被絕緣體隔絕于其他部分。
非易失存儲(chǔ)器又可分為兩類：浮柵型和電荷阱型。Kahng 和 Sze 在1967年發(fā)明了第一個(gè)浮柵型器件，在這個(gè)器件中，電子通過3nm厚度的氧化硅層隧道效應(yīng)從浮柵中被轉(zhuǎn)移到substrate中。隧道效應(yīng)同時(shí)被用于對(duì)期間的編程和擦除，通常它適用于氧化層厚度小于12nm。 儲(chǔ)存在浮柵中的電荷數(shù)量可以影響器件的閾值電壓（Vth）,由此區(qū)分期間狀態(tài)的邏輯值1或0。
在浮柵型存儲(chǔ)器中，電荷被儲(chǔ)存在浮柵中，它們?cè)跓o電源供應(yīng)的情況下仍然可以保持。所有的浮柵型存儲(chǔ)器都有著類似的原始單元架構(gòu)。他們都有層疊的門極結(jié)構(gòu)如圖一所示。第一個(gè)門極被埋在門極氧化層和極間氧化層之間，極間氧化層的作用是隔絕浮柵區(qū)，它的組成可以是氧-氮-氧，或者二氧化硅。包圍在器件周圍的二氧化硅層可以保護(hù)器件免受外力影響。第二個(gè)門極被稱為控制門極，它和外部的電極相連接。浮柵型器件通常用于EPROM(Electrically Programmable Read Only Memory)和EEPROM(Electrically Erasable and Programmable Read Only Memory)。
電荷阱型器件是在1967年被發(fā)明的，也是第一個(gè)被發(fā)明的電編程半導(dǎo)體器件。在這類型的存儲(chǔ)器中，電荷被儲(chǔ)存在分離的氮阱中，由此在無電源供應(yīng)時(shí)保持信息。電荷阱器件的典型應(yīng)用是在MNOS(Metal Nitride Oxide Silicon)，SNOS(Silicon Nitride Oxide Semiconductor)和SONOS(Silicon Oxide Nitride Oxide Semiconductor)中。圖二展示了一個(gè)典型的MNOS電荷阱型存儲(chǔ)器的結(jié)構(gòu)。
MNOS中的電荷通過量子機(jī)制穿過一層極薄的氧化層（一般為1.5-3nm）從溝道中被注入氮層中。
世界上第一個(gè)EPROM,是一個(gè)浮柵型器件，是通過使用高度參雜的多晶硅（poly-Si）作為浮柵材料而制成的，它被稱為浮柵雪崩注入型MOS存儲(chǔ)器（FAMOS）。它的門極氧化層厚度為100nm, 由此保護(hù)電荷流向substrate。 對(duì)存儲(chǔ)器的編程是通過對(duì)漏極偏壓到雪崩極限使得電子在雪崩中從漏極區(qū)域被注入到浮柵中。這種存儲(chǔ)器的擦除只能通過紫外線照射或X光照射。如今，這種EPROM的封裝形式通常是陶瓷帶有一個(gè)可透光的小窗口，或者是一個(gè)塑料封裝的沒有石英窗的。這些存儲(chǔ)器被稱為一次性編程存儲(chǔ)器（OTP）,這種存儲(chǔ)器很便宜，但是在封裝后要測(cè)試他們是不可能的。帶有石英窗口的EPROM價(jià)格比較貴，但是由于可被擦除，所以可以在封裝后作另外的測(cè)試。
雖然在70年代有了紫外可擦除型的商業(yè)用非易失存儲(chǔ)器，研制電可擦寫型非易失存儲(chǔ)器的吸引力正在逐漸擴(kuò)大。 H.IIZUKA et.al 發(fā)明了第一個(gè)電可擦寫型非易失存儲(chǔ)器，被稱為疊門雪崩注入型MOS(SAMOS)存儲(chǔ)器。SAMOS存儲(chǔ)器由兩個(gè)多晶硅門和一個(gè)外部控制門組成。外部控制門的出現(xiàn)使得電可擦寫成為了現(xiàn)實(shí)，并且提高了擦除的效率。電可擦寫型非易失存儲(chǔ)器的電擦除是通過將浮柵中的電荷量恢復(fù)到未注入時(shí)的水平實(shí)現(xiàn)的。比起紫外照射擦除產(chǎn)品，這種產(chǎn)品的封裝成本低廉很多。缺點(diǎn)是單位存儲(chǔ)單元的尺寸要比以前大很多，使得晶元面積也大了很多。EEPROM單元由兩個(gè)晶體管組成，一個(gè)是浮柵晶體管，另一個(gè)是選擇晶體管，如圖三所示。選擇晶體管是用于在編程和擦除時(shí)選擇相應(yīng)的浮柵晶體管。后來，由于加入了錯(cuò)位修正電路以及修補(bǔ)電路，晶元尺寸被再次增大。
在80年代，一個(gè)經(jīng)典的非易失存儲(chǔ)器產(chǎn)品被發(fā)明了，那就是閃存。第一個(gè)閃存產(chǎn)品通過熱電子注入機(jī)制實(shí)現(xiàn)對(duì)器件編程，而擦除則采用了隧道效應(yīng)。這種新型的存儲(chǔ)器只能被整片或一個(gè)區(qū)域的刪除而不能被單字節(jié)刪除。因此，選擇晶體管被移除了，由此也減小了單元的尺寸。典型的單元結(jié)構(gòu)如圖一所示。
第二部分 基本編程機(jī)制
無論是浮柵型或電荷阱型存儲(chǔ)器，對(duì)器件編程都是通過將電子注入浮柵區(qū)或者氮層區(qū)中。實(shí)現(xiàn)此過程，主要是通過兩種的機(jī)制：FN 隧道效應(yīng)（對(duì)薄氧化層）以及熱電子注入。
1． Fowler-Nordheim 隧道效應(yīng)
FN隧道效應(yīng)是NVM最主要的電荷注入方式之一，在對(duì)器件編程時(shí)，在控制門極加上很大的電壓（Vcg），能帶結(jié)構(gòu)會(huì)如圖四變化：
在圖四中，ec 和 ev 分別是導(dǎo)帶和禁帶，Eg 為能帶寬度 (硅材料是1.1 eV ), fb 為Si-SiO2 能量勢(shì)壘 (fb is 3.2 eV for electrons and 4.7 eV for holes). 外加電壓 Vcg 造成電勢(shì)提供給substrate中的電子通過薄氧化層中的隧道到達(dá)浮柵區(qū)的可能。彎曲的IPD和門氧化層能帶是不同的，這是由于它們的厚度不同。IPD厚度從25nm到45nm不等，而門氧化層厚度只有5nm到12nm。電子到達(dá)浮柵區(qū)而形成的電流密度為：
其中,
h = 普朗克常數(shù)
= 諸如表面能量勢(shì)壘 (3.2 eV for Si-SiO2)
q = 單個(gè)電子電量 (1.6x10-19 C)
m = 自由電子質(zhì)量 (9.1x10-31 kg)
m* = 二氧化硅能帶中自由電子有效質(zhì)量 (0.42 m)
Vinj = 注入表面電勢(shì)
Vapp = 門氧化層兩側(cè)電勢(shì) (V)
Vfb = 平帶電勢(shì)(V)
tox = 門氧化層厚度 (cm)
等式 1 隧道電流密度和加在門氧化層兩側(cè)電勢(shì)Vapp成指數(shù)比， 從而影響諸如表面電勢(shì)Vinj。圖五展示了一個(gè)NVM的橫截面，其電子隧道效應(yīng)電流成均勻分布。Vcg 正電壓，源極Vs 和漏極 Vd, 以及substrate Vsub 都接地。
另一個(gè)可選的對(duì)FLASH編程的方法如圖六所示，被稱為漏極隧道效應(yīng)。此方法有時(shí)比均勻隧道效應(yīng)編程在編程速度方面更有利，由于注入面積很小，產(chǎn)生的隧道電流密度更大。
第三部分： 基本擦除機(jī)制
第二部分論述了兩種編程機(jī)制，F(xiàn)N 隧道效應(yīng)以及熱電子注入。為了能夠再次對(duì)NVM編程，之前需要對(duì)NVM擦除。本章將論述在工業(yè)界最常應(yīng)用的NVM擦除機(jī)制。
被注入浮柵之中的電子被門/氧化層能量勢(shì)壘（3.2 eV）保持在其中。而在氧化層/硅接觸面的電壓能量勢(shì)壘也大于3.0 eV，因此， 電子自然遷移的可能性很小。浮柵內(nèi)儲(chǔ)存的電子使得器件的閾值電壓增大。
通常存在兩種擦除方法：
1. 紫外線照射
2. FN 隧道效應(yīng)
IIIa. 紫外線照射
根據(jù)圖九所示，電子由紫外線照射獲得足夠的能量，足以克服能量勢(shì)壘由浮柵區(qū)到達(dá)控制門區(qū)或者substrate區(qū)，導(dǎo)致期間的閾值電壓降低。一般來說，閾值電壓從高電位降低到中電位所需要的時(shí)間大約為10分鐘。
圖九，紫外擦除NVM的能帶圖
IIIb. FN 隧道效應(yīng)
FU 隧道效應(yīng)也用于對(duì)NVM的擦除，方法之一是對(duì)控制門極加高負(fù)電壓。這時(shí)能帶變化如圖十所示。所加的電壓Vcg 形成的電場(chǎng)造成了一個(gè)電勢(shì)勢(shì)壘，它給浮柵中的電子提供了一條由浮柵到達(dá)substrate的通路。
圖十，浮柵NVM進(jìn)行FN擦除時(shí)的能帶圖
圖十一a和b展示了兩種不同的FN擦除方法：均勻隧道效應(yīng)和漏極區(qū)域隧道效應(yīng)。第一種方法中，只需要一個(gè)很大的負(fù)電壓被加載在控制門極；而第二種方法中，除了此負(fù)電壓之外，還需要在漏極加載一個(gè)正電壓。
總的來說，均勻隧道效應(yīng)擦除要比漏極區(qū)域隧道效應(yīng)擦除慢，但是后者可能會(huì)造成器件可靠性問題：由于集中電子隧穿造成的漏極區(qū)門氧化層破壞。
第四部分： 熱載流子注入模型
熱電子注入是對(duì)Flash EEPROM編程的一種手段，它利用高電場(chǎng)加速得到的熱電子注入浮柵區(qū)來實(shí)現(xiàn)電子的移動(dòng)。此方法編程速度比較慢，這是因?yàn)殡娮幼⑷胄屎艿?，其依?jù)是建立在可能性的統(tǒng)計(jì)學(xué)規(guī)律之上。熱電子注入機(jī)制也增加了漏極區(qū)域的電離，多子和少子都被電離產(chǎn)生。高動(dòng)能的空穴通常被substate所收集從而形成substrate電流 (Isub)而電子則被漏極區(qū)域收集形成漏極電流 (Ids)。此時(shí)，如果氧化層電場(chǎng)(Eox)吸引電子，那么這些載流子將克服能量勢(shì)壘通過氧化層到達(dá)浮柵區(qū)形成門極注入電流(Ig)。有兩個(gè)模型用于描述熱電子注入：
1， 幸運(yùn)電子模型
2， 有效電子溫度模型
IVa.幸運(yùn)電子模型和高閾值電壓 VT
幸運(yùn)電子模型是由肖特基建立的，理論上來說它可以這么來解釋：為了使熱電子能夠到達(dá)浮柵區(qū)，熱電子必須在垂直溝道電勢(shì)差中得到足夠的動(dòng)能 (Elat) 使得它具有足夠的動(dòng)力克服二氧化硅能量勢(shì)壘到達(dá)Si-SiO2 接觸。圖十二展示了幸運(yùn)電子模型的概念。它必須具備三個(gè)條件：
A - B：一個(gè)溝道電子由Elat 得到能量而變成熱電子。它的動(dòng)能必須被重新引導(dǎo)至Si-SiO2 接觸面。假設(shè)此過程的可能性為 -- 一個(gè)電子獲得足以克服Si-SiO2能量勢(shì)壘的能量的可能性。
B – C：此熱電子必須不能被碰撞而喪失能量。這一過程的可能性為PSEMI 。PSEMI 被定義為一個(gè)電子在Si-SiO2 接觸面穿過而不被碰撞的可能性。
C – D： 電子在Si-SiO2 接觸面移動(dòng)到浮柵區(qū)過程中，它必須不被氧化層中的電勢(shì)阱所吸引。此過程的可能性為Pinsul – 電子不被氧化層中電勢(shì)阱所吸引的可能性。
圖十二，幸運(yùn)電子模型能帶圖
由于以上三個(gè)可能性在統(tǒng)計(jì)學(xué)上互相獨(dú)立，總可能性即為三者之乘積。那么門極電流可以得出：
其中：
lr = 動(dòng)能散射平均路徑長(zhǎng)度 = 92 nm
Leff = 有效溝道長(zhǎng)度 (cm)
Ids = 漏極- 源極電流(A)
浮柵區(qū)的電荷量改變了器件的閾值電壓：
其中：
DVT = VT (Programmed) - VT (Initial)
DQfg = Qfg (Programmed) - Qfg (Initial) = 浮柵區(qū)電荷量變化
電荷量變化也等于
其中：Dt為編程時(shí)間（s）
器件閾值電壓由初始值到現(xiàn)在的變化為：
其中：
Cfg = 浮柵到控制門極的電容量(F)
圖十三展示了一個(gè)典型的傳輸特性曲線，可以看出Ids-Vcg 曲線是相互平行的。他們的位移相當(dāng)于DQfg/ Cfg。
第五部分： NVM可靠性問題
NVM存儲(chǔ)器單元有幾個(gè)重要的功能性參數(shù)，用于評(píng)估單元的性能。這些參數(shù)基本可以分為兩大類：耐久力和數(shù)據(jù)保持能力。為了更好的理解這些概念，我們有必要了解一些關(guān)于門氧化層，IPD的完整性知識(shí)。無論在EPROM， EEPROM還是Flash EEPROM中，影響器件可靠性的關(guān)鍵在于門氧化層和IPD的質(zhì)量。
門氧化層主要的失效機(jī)制涉及到在熱電子或者FN注入時(shí)由高電場(chǎng)引起的氧化層擊穿和阱陷。有研究發(fā)現(xiàn)氧化層缺陷和硅氧踺斷裂造成阱陷。氧化層擊穿通常發(fā)生于通過單位面積的電荷數(shù)量(Qbd)超過一定水平之后，通常也和外加電場(chǎng)強(qiáng)度有關(guān)。Qbd是個(gè)工業(yè)標(biāo)準(zhǔn)電氣性能測(cè)試，用于測(cè)量氧化層在高濃度Qbd情況下的表現(xiàn)。阱陷的定義是在對(duì)單元編程時(shí)造成的電子在氧化層中被困住的現(xiàn)象。這種現(xiàn)象改變了注入?yún)^(qū)域物理特性，因此，被轉(zhuǎn)移到浮柵區(qū)的電子數(shù)量以及其間閾值電壓也被改變。
此前已經(jīng)提到過IPD,它通常用于隔絕浮柵區(qū)和其他區(qū)域，所以理論上它必須是無缺陷以防止漏電流的產(chǎn)生。由于浮柵是由多晶硅構(gòu)成的，通常是在IPD生長(zhǎng)工藝過程中被氧化的。氧化的過程導(dǎo)致在grain 邊緣增強(qiáng)從而改變了多晶硅表面的物理結(jié)構(gòu)，形成了小隆起狀表面。這些表面的不平整導(dǎo)致了局部電場(chǎng)的變化，引發(fā)了高漏電流。影響IPD質(zhì)量的其中一個(gè)因素是多晶硅層的參雜和多晶硅沉淀，氧化時(shí)的溫度控制。多種絕緣材料并用，可以減少缺陷密度和提高電場(chǎng)均勻度如氧-氮-氧現(xiàn)在被廣泛應(yīng)用于IPD中以防止漏電流的產(chǎn)生。在此材料中，浮柵電子被氮氧層困住，從而形成與漏電流反向的電場(chǎng)，進(jìn)一步減小漏電流的擴(kuò)大。通常ONO層厚度為5 - 10 nm（底層氧化）, 20 nm（氮層）, 3 nm（頂層氧化）。底層氧化是在浮柵區(qū)上面，而頂層氧化位于控制門極下面。
圖十四，由于表面不平整引發(fā)的IPD 漏電流
Va. 耐久力特性
耐久力特性表現(xiàn)于存儲(chǔ)器的閾值電壓區(qū)間，它與編程次數(shù)有密切的關(guān)系，如圖十五所示。NVM可以被編程和擦除直到氧化層被破壞。這也意味著NVM有效的可編程次數(shù)是有限的，舉例來說大部分商用EEPROM產(chǎn)品可以保證106 有效編程次數(shù)。此情況下氧化層的破壞通常被稱為氧化層的降級(jí)，而一個(gè)存儲(chǔ)器可以經(jīng)受的最大編程次數(shù)被稱為耐久力。閾值電壓窗口關(guān)閉通常發(fā)生在兩者值（高電平與低電平狀態(tài)）太小以至不能被明顯區(qū)分。這種現(xiàn)象歸咎于電子被氧化層中原有的電子阱陷所困住無法再移動(dòng)，另有實(shí)驗(yàn)證明阱陷是在對(duì)單元編程或者擦除過程中氧化層兩端加載的高電場(chǎng)所產(chǎn)生的。因此，門氧化層的質(zhì)量對(duì)于器件耐久力尤其重要。
圖十五，典型的EEPROM單元閾值電壓窗口關(guān)閉
Vb. 數(shù)據(jù)保持能力特性
當(dāng)一個(gè)NVM單元無法保持浮柵中的電荷量時(shí)，我們稱之為數(shù)據(jù)保持能力的喪失。數(shù)據(jù)保持能力是衡量一個(gè)NVM存儲(chǔ)器單元在無電源供應(yīng)情況下可以保持?jǐn)?shù)據(jù)的時(shí)間。在浮柵型存儲(chǔ)器中，存儲(chǔ)在浮柵區(qū)的電荷會(huì)通過門氧化層和IPD流失。由自由電子（離子）移動(dòng)和氧化層中缺陷所產(chǎn)生的漏電流，會(huì)導(dǎo)致單元閾值電壓的改變。不同的電子流失方式有：溫度引起的電離，電子中和，由于正離子污染引發(fā)的流失。為了提高單元的保持?jǐn)?shù)據(jù)能力，人們采用了不同的手段來提高門氧化層和IPD的質(zhì)量。
數(shù)據(jù)保持能力可以用估計(jì)生命周期來量化，當(dāng)電荷流失發(fā)生時(shí)，單元的閾值電壓變化如下：
其中dQFG, CFG, 和 dVT 分別為浮柵區(qū)電荷變化，浮柵電容量和單元閾值電壓。等式9展示了流失電子的數(shù)量，等式10則展示了流失電子數(shù)量和形成的漏電流的關(guān)系以及保持時(shí)間。
對(duì)于典型的 CFG = 30 fF 和 VT 變化為3 V，從浮柵區(qū)到控制門區(qū)電子流失的數(shù)量 大約為 5.6x105個(gè)。表格 1 展示了保持時(shí)間 dt，對(duì)于不同的 ILeakage 相關(guān)與5.6x105 電子流失或相當(dāng)于3 V VT變化。
Leakage Current, ILeakage (A) Retention Time, dt (Years)
1x10-20 0.28
5x10-21 0.56
1x10-21 2.84
5x10-22 5.68
2.85x10-22 10
表格一，數(shù)據(jù)保持時(shí)間與ILeakage
由表一可以看出普通的NVM閾值電壓降低3V，漏電流為2.85x10-22 A的情況下總共需要10年。
Vc存儲(chǔ)器干擾
大規(guī)模的在生產(chǎn)中使用NVM需要他們具有10年以上的數(shù)據(jù)保持能力。一個(gè)存儲(chǔ)器單元陣列在編程和擦除中經(jīng)受stress被稱為干擾。具體而言有四種：dc erase, dc program, program disturb,和read disturb。在編程過程中最常見的兩種干擾是dc program和program disturb，在擦除過程中最常見的則是dc erase，最后在讀過程中的干擾被稱為read disturb。圖十六展示了一個(gè)存儲(chǔ)器單元陣列電路圖，它將被用于解釋干擾現(xiàn)象。
圖十六，用于解釋干擾現(xiàn)象的電路圖
在上圖中，存儲(chǔ)器單元陣列的列連接著每個(gè)單元的漏極，(COL 1, COL 2, and COL 3) 被稱為位線，而陣列的行連接著每個(gè)單元的控制門極 (ROW 0 and ROW 1) 被稱為字線。在前面關(guān)于熱電子注入的討論中已經(jīng)說過，在對(duì)存儲(chǔ)器編程時(shí)需要同時(shí)在位線和字線加載電壓。
下面來討論這四種不同的干擾：
1) DC Erase: 這種類型的干擾通常發(fā)生在已經(jīng)被編程的單元(Cell A)。那些在與被編程的單元在同一條字線 (ROW 1) 的單元正在被編程(COL 2 and ROW 1)。在此期間ROW 1 被加載一個(gè)高電壓15 V，由此產(chǎn)生的一個(gè)高電場(chǎng)出現(xiàn)在IPD的兩側(cè)。這個(gè)電壓可能導(dǎo)致電子從浮柵區(qū)移動(dòng)到控制門區(qū)，結(jié)果是電荷流失造成單元的閾值電壓減小。
2) DC Program: 也被稱為gate disturb，發(fā)生于當(dāng)未被編程的或者已擦除的單元 (Cell B)。這些未編程的單元與正在被編程的單元在同一字線上 (ROW 1) 。這些單元只有很少量的電子在浮柵中，因此他們的閾值電壓是低電平的。當(dāng)ROW1加載15V時(shí)，通過門極氧化層的電場(chǎng)變得被得很強(qiáng)，這一電場(chǎng)可能導(dǎo)致電子進(jìn)入浮柵區(qū)從而提高閾值電壓。這種情況下，我們稱之為軟編程。
3) Program Disturb: 通常也成為drain-disturb，只發(fā)生于被編程過的單元。一個(gè)被編程過的單元 (Cell C) 與正在被編程的單元 (COL 2 和 ROW 1)共享一條位線。在它的浮柵/漏極區(qū)有一個(gè)高電場(chǎng)存在。這一高電場(chǎng)導(dǎo)致了電子從浮柵區(qū)移向漏極區(qū)從而導(dǎo)致閾值電壓減小。
4) Read Disturb: 這種干擾機(jī)制發(fā)生于與正在被讀的單元共享一條字線的擦除過的單元。共享的字線上的擦除電壓為5V，被選中的單元漏極偏置為1V，未選擇單元的源極，漏極，和substrate均為0V。
VI. 結(jié)論
本文主要介紹了NVM的發(fā)展過程和技術(shù)概況。主要的編程手段有熱載流子注入和FN隧道效應(yīng)。在FN隧道效應(yīng)中，門極氧化層厚度一般小于12nm，而在熱電子注入中可以厚很多。兩種典型的擦除機(jī)制為紫外照射和FN隧道效應(yīng)，通常在UV EPROM中使用紫外照射擦除的方法，而在EEPROM和FLASH存儲(chǔ)器中則使用了FN隧道效應(yīng)擦除機(jī)制。紫外擦除所需的時(shí)間一般為10分鐘而FN隧道效應(yīng)擦除的時(shí)間根據(jù)控制門極和漏極上加載的電壓強(qiáng)度不同僅為1ms到10ms。最快的編程機(jī)制是熱電子注入，一般只需100ms。在此過程中，我們討論了幸運(yùn)電子模型，這個(gè)模型揭示了門電流是如何通過可能性模型來計(jì)算的過程。雖然注入的效率很低，但將熱電子注入浮柵的過程是很快的，這是因?yàn)橛型饧訌?qiáng)電場(chǎng)的作用。對(duì)于每個(gè)NVM器件來說，可靠性的問題都存在，而耐久力和數(shù)據(jù)保持力是最重要的兩個(gè)問題。此外，在編程中和擦除中產(chǎn)生的干擾也是影響NVM可靠性的一個(gè)因素。
References
[1] Kahng, D. and Sze, S. M. (1967) A floating gate and its application to memory devices. Bell Systems Technical Journal. 46, 1283.
[2] Wegener, H. A. R, Lincoln, A. J., Pao, H. C., O‘Connell, M. R., and Oleksiak, R. E. (1967) The variable threshold transistor, a new electrically alterable, non-destructive read-only storage device. IEEE IEDM Technical Digest. 1.
[3] Wegener, H. A. R, Lincoln, A. J., Pao, H. C., O‘Connell, M. R., and Oleksiak, R. E. (1967) Metal-insulator-semiconductor transistor as a non-volatile storage element. International Electron Devices Meeting. (Abstracts). 58
[4] Frohman-Bentchkowsky, D. (1970) The metal-nitride-oxide-silicon (MNOS) transistor-characteristics and applications. Proceedings of IEEE. 58, 1207.
[5] Yatsuda, Y., Hagiwara, T., Kondo, R., Minami, S., and Itoh, Y. (1979) N-channel Si-gate MNOS device for high speed EAROM. Proceedings 10th Conference in Solid State Devices. 11.
[6] Suzuki, E., Hiraishi, H., Ishi, K., and Hayashi, Y. (1983) A low voltage alterable EEPROM with metal-oxide-nitride-oxide-semiconductor (MONOS) structure. IEEE Transactions on Electron Devices. ED-30, 122.
[7] Frohman-Bentchkowsky, D. (1974) FAMOS-A new semiconductor charge storage device. Solid State Electronics. 17, 517.
[8] Iizuka, H., Masuoka, F., Sato, T., and Ishikawa, M. (1976) Electrically alterable avalanche-injection type MOS read-only memory with stacked-gate structures. IEEE Transactions on Electron Devices. ED-23, 379.
[9] Masuoka, F., Asano, M., Iwahashi, H., and Komuro, T. (1984) A new flash EEPROM cell using triple poly-Si technology. IEEE IEDM Technical Digest. 464.
[10] Yeargain, J. and Kuo, K. (1981) A high density floating gate EEPROM cell. IEEE IEDM Technical Digest. 24.
[11] Guterman, D., Rimawi, I., Chiu, T., Halvorson, R., and McElroy, D. (1979) An electrically alterable nonvolatile memory cell using a floating gate structure. IEEE Transactions on Electron Devices. ED-26, 576.
[12] Lezlinger, M. and Snow, E. H. (1969) Fowler-Nordheim tunneling in thermally grown SiO2. Journal of Applied Physics. 40, 278.
[13] Tam, S., Ko, P., and Hu, C. (1984) Lucky-electron model of channel hot-electron injection in MOSFET‘s. IEEE Transactions on Electron Devices. ED-31, 1116.
[14] Takeda, E., Kume, H., Toyabe, T., and Asai, S. (1982) Submicrometer MOSFET structure for minimizing hot-carrier generation. IEEE Transactions on Electron Devices. ED-29, 611.
[15] Shockley, W. (1961) Problems related to p-n junctions in silicon. Solid-State Electronics. 2, 35.
[16] Harari, E. (1978) Dielectric breakdown in electrically stressed thin films of thermal SiO2. Journal of Applied Physics. 49, 2478.
[17] Modelli, A. and Ricco, B. (1984) Electric field and current dependence of SiO2 intrinsic breakdown. IEEE IEDM Technical Digest. 148.
[18] DiMaria, D. J. and Kerr, D. R. (1975) Interface effects and high conductivity in oxides grown from polycrystalline silicon. Applied Physics Letters. 27, 505.
[19] Faraone, L. (1986) Thermal SiO2 films on n+ polycrystalline silicon: Electrical conduction and breakdown. IEEE Transactions on Electron Devices. ED-33, 1785.
[20] Mori, S., Kaneko, Y., Arai, N., Ohshima, Y., Araki, H., Narita, K., Sakagami, E., and Yoshikawa, K. (1990) Reliability study of thin inter-poly dielectrics for nonvolatile memory application. Proceedings 1985 IEEE IRPS. 132.
[21] Aminzadeh, M. (1988) Conduction and charge trapping in polysilicon nitride-oxide-silicon structures under positive gate bias. IEEE Transactions on Electron Devices. ED-35, 205.
[22] Shiner, R. E. (1980) Data retention in EPROMs. Proceedings IRPS. 238.
[23] Mielke, N. (1983) New EPROM data-loss mechanisms. Proceedings IRPS. 106.
[24] Verma, G. and Mielke, N. (1988) Reliability aspects of ETOX based flash memories. IRPS Proceedings, 158
