譯碼和顯示在各種類型的數(shù)字儀表、檢測(cè)設(shè)備及其他數(shù)字化系統(tǒng)中都是不可缺少的組成部分，通過實(shí)驗(yàn)進(jìn)一步熟悉它們的工作原理是非常必要的。

一、實(shí)驗(yàn)?zāi)康?/span>

1．  熟悉譯碼器、計(jì)數(shù)器、七段譯碼器和LED顯示器的使用方法；

2．學(xué)會(huì)控制電路的基礎(chǔ)設(shè)計(jì)方法，提高綜合實(shí)驗(yàn)的技能，為學(xué)習(xí)微機(jī)打下基礎(chǔ)。

二、實(shí)驗(yàn)思路和實(shí)驗(yàn)前準(zhǔn)備

1．  熟悉譯碼器的邏輯功能

圖3.2.1 74LS138邏輯符號(hào)圖

一個(gè)譯碼器是將輸入確定位數(shù)二進(jìn)制代碼的不同組合“翻譯”成不同的對(duì)應(yīng)輸出信號(hào)。常用的譯碼器有教材上介紹的3－8譯碼器74LS138，即輸入有3位二進(jìn)制，其對(duì)應(yīng)的8種組合分別與一個(gè)輸出對(duì)應(yīng)，其邏輯符號(hào)如圖3.2.1。當(dāng)所有74LS138的輸入控制端有效時(shí)，輸出與輸入最小項(xiàng)的對(duì)應(yīng)關(guān)系是 （i＝0，1，…7）。因此教材中已經(jīng)介紹了它可以實(shí)現(xiàn)多輸出邏輯函數(shù)。但在數(shù)字系統(tǒng)的設(shè)計(jì)中，譯碼器的另一個(gè)更為重要的作用是地址譯碼，也就是說，譯碼器將A₀、A₁、A₂輸入的三位地址“翻譯”成8個(gè)輸出信號(hào)，A₀、A₁、A₂的一個(gè)確定值僅對(duì)應(yīng)有一個(gè)輸出為低電平有效，一般在數(shù)字計(jì)算機(jī)系統(tǒng)中，譯碼器的這8個(gè)輸出信號(hào)分別接到其它器件的片選端 ， 即Chip Select，其上的橫線代表片選信號(hào)是低電平有效，即低電平選中該芯片，它就可以與計(jì)算機(jī)通信數(shù)據(jù)。因此74LS138的8個(gè)輸出最多可以連接8個(gè)計(jì)算機(jī)外設(shè)接口，而任一時(shí)間最多只選中一個(gè)工作。圖3.2.2就是早期的PC計(jì)算機(jī)使用74LS138譯碼器構(gòu)成計(jì)算機(jī)中DMA控制器8237、中斷控制器8259A、計(jì)數(shù)/定時(shí)器T/C（8253）、并行可編程接口PPI（8255A）、DMA頁(yè)面寄存器及NMI屏蔽寄存器的片選或控制端。根據(jù)圖中連接方法，可得到各芯片或寄存器的地址空間如圖3.2.2右面所列。在信號(hào)AEN=1時(shí)，大家分析圖中所標(biāo)的各個(gè)芯片的地址范圍是否正確？這一部分在學(xué)習(xí)微型計(jì)算機(jī)原理時(shí)會(huì)有更深刻的體會(huì)。

圖3.2.2  IBM—PC/XT 系統(tǒng)主板 I/O接口地址譯碼電路

譯碼器還有許多其它的型號(hào)，與集成邏輯門中介紹的方法一樣，可以在豐富的網(wǎng)絡(luò)資源中得到找到需要的相關(guān)信息。

另外，在實(shí)驗(yàn)前，有必要先介紹一下器件符號(hào)的概念，對(duì)于同一個(gè)器件的邏輯符號(hào)圖或引腳圖，不同的器件手冊(cè)或教材使用的引腳符號(hào)和表示形式都不一樣，也許大家在學(xué)習(xí)過程中已經(jīng)注意到這一點(diǎn)。為了與教材保持一致，我們對(duì)邏輯符號(hào)圖進(jìn)行規(guī)范，即邏輯符號(hào)框圖內(nèi)所有變量均為正邏輯（即框內(nèi)符號(hào)上沒有非號(hào)），邏輯符號(hào)框圖外輸入端的小圓圈表示該輸入控制端為低電平有效，而輸出端的小圓圈表示反碼輸出。即小圓圈實(shí)現(xiàn)了邏輯非運(yùn)算，那么邏輯符號(hào)框圖外對(duì)應(yīng)的每個(gè)引腳的符號(hào)或變量名就默認(rèn)為：當(dāng)邏輯符號(hào)框圖外引腳沒有小圓圈時(shí)，那么該引腳對(duì)應(yīng)的變量名與框圖內(nèi)符號(hào)一樣，但用斜體表示是變量。例如，圖3.2.1中的A₀、A₁、A₂和E₃；當(dāng)框圖外引腳有小圓圈時(shí)，那么該引腳對(duì)應(yīng)的變量名是在框內(nèi)符號(hào)上冠一非號(hào)，例如，圖3.2.1中的 、 、… 、 和 。以后框圖外引腳對(duì)應(yīng)的變量名不再標(biāo)出，但使用時(shí)按照以上規(guī)定。但要注意這只是教材的規(guī)定，并不是標(biāo)準(zhǔn)，其它的參考書或器件手冊(cè)中的標(biāo)法可能會(huì)五花八門。因此，使用器件時(shí)，大家學(xué)會(huì)使用器件的方法是最重要的，這樣面對(duì)不斷出現(xiàn)的新器件才不會(huì)束手無策。通過大量的使用集成器件，大家會(huì)發(fā)現(xiàn)使用中小規(guī)模的集成器件只要了解以下幾點(diǎn)即可：

l   在邏輯符號(hào)圖或原理圖中，器件的輸入信號(hào)一般在圖框的左面或上面，輸出在右面；

l  當(dāng)輸入信號(hào)端有小圓圈（一般是控制輸入端），表示該端為低電平有效，當(dāng)輸出信號(hào)端有小圓圈，表示器件工作時(shí)該端輸出低電平有效；

l   多控制端芯片只有當(dāng)所有控制端同時(shí)有效時(shí)，才可以實(shí)現(xiàn)芯片的邏輯功能；

l   如果資料中給出了器件的功能表，要學(xué)會(huì)看對(duì)應(yīng)的功能表，器件功能以功能表為準(zhǔn)；

l   資料也是經(jīng)常會(huì)有出錯(cuò)的情況，遇到問題可以通過實(shí)驗(yàn)來最后驗(yàn)證。

 2．  計(jì)數(shù)器

計(jì)數(shù)器的功能是累計(jì)輸入脈沖個(gè)數(shù)。它是數(shù)字系統(tǒng)中使用最為廣泛的時(shí)序邏輯部件。計(jì)數(shù)器的種類非常繁多，但為了降低集成電路的價(jià)格，所以計(jì)數(shù)器也是批量生產(chǎn)了通用的十六進(jìn)制（二進(jìn)制）和十進(jìn)制計(jì)數(shù)器。但有時(shí)會(huì)用到其它進(jìn)制計(jì)數(shù)，比如，數(shù)字鐘的24和60進(jìn)制等，對(duì)于其它進(jìn)制計(jì)數(shù)器可以通過教材中介紹方法使用反饋的形式實(shí)現(xiàn)。比如，現(xiàn)有一塊十六進(jìn)制計(jì)數(shù)器74LS161，其功能如表3.2.1，邏輯符號(hào)如圖圖3.2.3。使用74LS161的清0端（ ）作為反饋清0，實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)的原理如圖3.2.4所示。

3．  LED（Light Emitting Diode）顯示器（七段數(shù)碼管）

LED顯示器在許多的數(shù)字系統(tǒng)中作為顯示輸出設(shè)備，使用非常廣泛。它的結(jié)構(gòu)是由發(fā)光二極管構(gòu)成如圖3.2.5所示的a、b、c、d、e、f和g七段，并由此得名，實(shí)際上每個(gè)LED還有一個(gè)發(fā)光段dp，一般用于表示小數(shù)點(diǎn)，所以也有少數(shù)的資料將LED稱為八段數(shù)碼管。

LED內(nèi)部的所有發(fā)光二極管有共陰極接法和共陽(yáng)極接法兩種，即將LED內(nèi)部所有二極管陰極或陽(yáng)極接在一起并通過com引腳引出，并將每一發(fā)光段的另一端分別引出到對(duì)應(yīng)的引腳，LED的引腳排列一般如圖3.2.5所示，使用時(shí)以具體型號(hào)的LED資料為依據(jù)。通過點(diǎn)亮不同的LED字段，可顯示數(shù)字0，1,┅，9和A，b，C，d，E，F(xiàn)等不同的字符及自定義一些段發(fā)光代表簡(jiǎn)單符號(hào)。

圖3.2.6為LED的使用舉例，圖中的LED為共陽(yáng)極接法，因此，com端接5V電壓，其它引腳端通過限流電阻接到鎖存器74LS373的輸出，當(dāng)各段輸入端為邏輯“1”，對(duì)應(yīng)的LED不亮；各段輸入端為邏輯“0”時(shí)，對(duì)應(yīng)LED才發(fā)亮。使用時(shí)要根據(jù)LED正常發(fā)光需要的電流參數(shù)估算限流電阻取值。電阻取值越小，電流大，LED會(huì)更亮，但要注意長(zhǎng)時(shí)間過熱使用燒壞LED。

LED多數(shù)情況用于顯示十進(jìn)制數(shù)字，要將0～9的數(shù)字用7段顯示，必須將數(shù)字轉(zhuǎn)換為L(zhǎng)ED對(duì)應(yīng)七段碼的信息，比如，要顯示“0”，就是讓a、b、c、d、e和f段發(fā)光，顯示“1”，讓b和c段發(fā)光，等等如表3.2.1所示。然后根據(jù)LED是共陰極還是共陽(yáng)極接法確定LED各輸入端應(yīng)接邏輯1還是邏輯0，如果是共陽(yáng)接法，要顯示“0” 時(shí)，a、b、c、d、e和f段就要輸入邏輯0，共陰極接法則恰巧相反。也就是說，對(duì)于共陰極和共陽(yáng)極兩種不同的接法，顯示同一個(gè)字符時(shí)，對(duì)應(yīng)的顯示段碼是不同的，互為反碼。表3.2.2列出了這兩種接法下的字形段碼關(guān)系表。表中的段碼數(shù)字是以LED的8段與二進(jìn)制字節(jié)數(shù)以下列對(duì)應(yīng)關(guān)系為前提得到的：

比如為了顯示“0”，對(duì)應(yīng)共陰極應(yīng)該使D₇D₆D₅D₄D₃D₂D₁D₀ = 00111111B，即3FH；對(duì)共陽(yáng)極應(yīng)該使D₇D₆D₅D₄D₃D₂D₁D₀  = 11000000B，即C0H。如表3.2.2所示，從表中可以看出，對(duì)于同一個(gè)顯示字符，共陰極和共陽(yáng)極的七段碼互為反碼。

將待顯示內(nèi)容“翻譯”為LED段碼的過程，可以由軟件查表方法實(shí)現(xiàn)譯碼，這在學(xué)習(xí)微型計(jì)算機(jī)有關(guān)課程時(shí)會(huì)使用。也可以采用專用芯片，比如，帶驅(qū)動(dòng)的LED七段譯碼器74LS47及74LS48、74LS49等，依靠硬件實(shí)現(xiàn)譯碼。

表3.2.2  7段LED顯示器字符段碼表

 4．七段譯碼器

七段譯碼器也稱為BCD—七段顯示譯碼器，顧名思義，它是將輸入的BCD碼翻譯成LED顯示該BCD的七段信息輸出。七段譯碼器有輸出低電平有效和高電平有效的多種型號(hào)。當(dāng)選用的LED是共陽(yáng)極接法時(shí)，應(yīng)使用低電平輸出有效的七段譯碼器，如7446和7447等；當(dāng)選用的LED是共陰極接法時(shí)，應(yīng)使用高電平輸出有效的七段譯碼器，如7448和7449（OC輸出）等。

七段譯碼器驅(qū)動(dòng)LED的原理如圖3.2.7所示，圖中的“？”是表示LED和七段譯碼器之間一般還要接限流電阻或其它匹配電路，或者驅(qū)動(dòng)譯碼器是OC輸出，需要接上拉電阻。七段譯碼器內(nèi)部一般包含了LED的驅(qū)動(dòng)電路，驅(qū)動(dòng)共陽(yáng)極LED的譯碼器（輸出低電平對(duì)應(yīng)段亮）驅(qū)動(dòng)電流一般較大（灌電流），如果該電流與LED器件的正常工作電流近似，那么可以直接驅(qū)動(dòng)LED，如果驅(qū)動(dòng)電流大于LED正常電流許多，那么兩者之間要加限流電阻，根據(jù)LED的參數(shù)估算限流電阻的大??；如果七段譯碼器驅(qū)動(dòng)能力不夠大，特別是驅(qū)動(dòng)共陰極LED時(shí)，可以在兩者之間加適當(dāng)?shù)纳侠娮瑁热?span lang=EN-US twffan="done">7448驅(qū)動(dòng)共陰極的BS201時(shí)，要LED有正常顯示亮度就要加上拉電阻^[2]。

LED也有多種型號(hào)，如BS211、BS212、BS213為共陽(yáng)型；BS201、 BS202、 BS203為共陰型。每種型號(hào)的LED廠家手冊(cè)都提供了詳細(xì)功能及參數(shù)介紹（可以通過資料或網(wǎng)絡(luò)查找），比如，七段共陰磷砷化鎵顯示器BS201主要參數(shù)：

1)消耗功率  P_M＝150mW

2)最大工作電流 I_FM＝100mA

3)正常工作電流 I_F＝40mA

4)正向壓降  V_F ≤ 1.8V

5)發(fā)紅色光

6)BS201燃亮電壓為5v

共陰極BS202LED的P_M＝300mW，I_FM＝200 mA，I_F＝60mA，V_F ≤ 1.8V，V_R≥5V，發(fā)紅光。

實(shí)驗(yàn)中采用七段共陽(yáng)極數(shù)碼管（TFK－433）和74LS47七段驅(qū)動(dòng)器，查找它們的詳細(xì)資料，分析兩者之間應(yīng)如何連接？畫出連線圖。 

5．  多個(gè)LED的動(dòng)態(tài)掃描顯示

在許多實(shí)際的系統(tǒng)中，經(jīng)常需要多個(gè)LED顯示系統(tǒng)的信息，比如，數(shù)字鐘實(shí)驗(yàn)要顯示時(shí)、分和秒信息，就必須要6個(gè)LED，對(duì)這些LED的控制也可以和上面一位LED顯示器一樣，采用6個(gè)七段譯碼器驅(qū)動(dòng)每一個(gè)LED,并使所有LED的公共端始終接有效信號(hào)，即共陰極LED公共端接地，共陽(yáng)極LED公共端接電源。這種LED顯示方式稱為靜態(tài)顯示方式。采用靜態(tài)方式,LED亮度高，但這是以復(fù)雜硬件驅(qū)動(dòng)電路作為代價(jià)的，硬件成本高。

因此,在實(shí)際使用時(shí),特別是有微處理器的系統(tǒng)中，如果用多位的LED顯示,一般采取動(dòng)態(tài)掃描方式、分時(shí)循環(huán)顯示，即多個(gè)發(fā)光管輪流交替點(diǎn)亮。這種方式的依據(jù)是利用人眼的滯留現(xiàn)象，只要在1秒內(nèi)一個(gè)發(fā)光管亮24次以上，每次點(diǎn)亮?xí)r間維持2ms以上，則人眼感覺不到閃爍，宏觀上仍可看到多位LED同時(shí)顯示的效果。動(dòng)態(tài)顯示可以簡(jiǎn)化硬件、降低成本、減小功耗。圖3.2.8是一個(gè)6位LED動(dòng)態(tài)顯示電路，段驅(qū)動(dòng)器輸出LED字符7段代碼信息，位驅(qū)動(dòng)器輸出6個(gè)LED的位選信號(hào)，即分時(shí)使Q₀ ～ Q₅輪流有效，使得LED₀～LED₅輪流顯示。

表3.2.1  BCD碼與LED相應(yīng)發(fā)光段對(duì)照表

圖3.2.6 LED顯示舉例

圖3.2.8 多位LED動(dòng)態(tài)顯示電路

三、實(shí)驗(yàn)內(nèi)容和步驟

1．驗(yàn)證74LS138的邏輯功能

如圖3.2.9使74LS138的所有控制輸入信號(hào)E₃、 和 都分別有效，由邏輯開關(guān)提供數(shù)字輸入信號(hào)，接上74LS138的電源和地線，給一組輸入數(shù)據(jù)測(cè)量一次8個(gè)輸出的邏輯電平，或者使用ET-3200A學(xué)習(xí)機(jī)上的邏輯顯示器LED監(jiān)視輸入變化時(shí)，輸出的狀態(tài)，列數(shù)據(jù)記錄表，記錄實(shí)驗(yàn)數(shù)據(jù)。

然后，使圖3.2.9中的任意一個(gè)控制輸入端無效，比如，將E₃端改為接地，然后再改變A₀、A₁和A₂數(shù)字輸入端，觀察8個(gè)輸出端是否有變化？

 2．  熟悉計(jì)數(shù)器、七段譯碼器和LED顯示器邏輯功能

按圖3.2.4連線實(shí)現(xiàn)一位十進(jìn)制計(jì)數(shù)器，由七段共陽(yáng)極數(shù)碼管（TFK－433）顯示計(jì)數(shù)結(jié)果，其引腳排列同圖3.2.5。數(shù)碼管由BCD—七段顯示譯碼器（74LS47）驅(qū)動(dòng)，其引腳排列如圖3.2.10所示，TFK－433和74LS47之間按實(shí)驗(yàn)前準(zhǔn)備分析的方式連接。一位十進(jìn)制計(jì)數(shù)器的電路原理圖如圖3.2.11所示，搭接電路并實(shí)驗(yàn)。ET-3200A學(xué)習(xí)機(jī)上的1Hz信號(hào)可以作為計(jì)數(shù)輸入，或者用555構(gòu)成1Hz的信號(hào)作為輸入計(jì)數(shù)器輸入。

圖3.2.9  74LS138實(shí)驗(yàn)

2．  驗(yàn)證人眼的滯留現(xiàn)象

首先，將ET-3200A學(xué)習(xí)機(jī)上的1Hz時(shí)鐘信號(hào)接到邏輯顯示器的L4端，觀察L4的顯示效果；然后，將1KHz時(shí)鐘信號(hào)接到邏輯顯示器的L4端，觀察L4的顯示效果；最后將100KHz時(shí)鐘信號(hào)接到邏輯顯示器的L4端，觀察L4的顯示效果。

記錄觀察的到現(xiàn)象，分析原因。

四、報(bào)告要求

1．  按照實(shí)驗(yàn)順序，分析各部分實(shí)驗(yàn)內(nèi)容與理論分析是否一致。附上原始記錄的數(shù)據(jù)表格；并回答各部分實(shí)驗(yàn)內(nèi)容中提出的問題；

2．  如果實(shí)驗(yàn)中遇到問題或故障，給出解決方法。沒能及時(shí)解決的，分析原因。

五、其他實(shí)驗(yàn)手段

1．  在MAX＋PLUSⅡ下用VHDL實(shí)現(xiàn)74LS138功能，并仿真功能是否正確。以下提供了VHDL的譯碼器代碼。

library  IEEE;

use  IEEE.std_logic_1164.all;

entity  decoder3_8  is

        port

           (  A2, A1, A0, E3, E2, E1:  IN   STD_LOGIC;

                  Y                :  OUT  STD_LOGIC_VECTOR(7 DOWNTO 0) );

end  decoder3-8;

ARCHITECTURE rt1 OF decoder3_8 IS

SIGNAL  indate:  STD_LOGIC_VECTOR(2 DOWNTO 0);

BEGIN

indate <= A2 & A1 & A0;

PROCESS(INDATE, E3, E2, E1)

BEGIN

         IF (E3=‘1‘ AND E2=’0’ AND E1=’0’) THEN

                  CASE  indate IS

                           WHEN  "000" => Y <= "11111110";

                           WHEN  "001" => Y <= "11111101";

                           WHEN  "010" => Y <= "11111011";

                           WHEN  "011" => Y <= "11110111";

                           WHEN  "100" => Y <= "11101111";

                           WHEN  "101" => Y <= "11011111";

                           WHEN  "110" => Y <= "10111111";

                           WHEN  "111" => Y <= "01111111";

                           WHEN OTHERS => Y <= "XXXXXXXX";

                  END CASE;

         ELSE

                  Y <= "11111111";

         END IF;

        END  PROCESS;

END  rt1;

2．  用VHDL實(shí)現(xiàn)計(jì)數(shù)功能和七段譯碼功能。

3．  用原理圖方法實(shí)現(xiàn)74LS138的功能。